KR101524490B1 - 수동소자를 갖는 반도체 장치 - Google Patents

수동소자를 갖는 반도체 장치 Download PDF

Info

Publication number
KR101524490B1
KR101524490B1 KR1020140013009A KR20140013009A KR101524490B1 KR 101524490 B1 KR101524490 B1 KR 101524490B1 KR 1020140013009 A KR1020140013009 A KR 1020140013009A KR 20140013009 A KR20140013009 A KR 20140013009A KR 101524490 B1 KR101524490 B1 KR 101524490B1
Authority
KR
South Korea
Prior art keywords
passive element
substrate
via hole
pad
semiconductor device
Prior art date
Application number
KR1020140013009A
Other languages
English (en)
Inventor
이재웅
김병진
김창훈
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140013009A priority Critical patent/KR101524490B1/ko
Application granted granted Critical
Publication of KR101524490B1 publication Critical patent/KR101524490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 수동소자를 갖는 반도체 장치에 관한 것으로서, 더욱 상세하게는 기판에 대한 수동소자의 부착 높이인 스탠드 오프 하이트를 최대한 줄일 수 있도록 한 수동소자를 갖는 반도체 장치에 관한 것이다.
즉, 본 발명은 기판의 저면에 수동소자를 부착하는 경우, 수동소자가 부착되는 기판 저면의 수동소자 패드 구조를 개선하여, 솔더볼에 비하여 스탠드 오프 하이트를 축소시킬 수 있도록 함으로써, 솔더볼을 수동소자의 간섭없이 전자기기의 마더보드에 용이하게 부착시킬 수 있고, 또한 기판의 상면에 수동소자를 부착하는 경우, 수동소자가 부착되는 기판 상면의 수동소자 패드 구조를 개선하여 수동소자의 부착 높이를 최소화시킴으로써, 반도체 칩과 수동소자를 몰딩하는 몰딩 컴파운드 수지의 몰드캡 두께를 줄일 수 있도록 한 수동소자를 갖는 반도체 장치를 제공하는데 그 목적이 있다.

Description

수동소자를 갖는 반도체 장치{Semiconductor device having component}
본 발명은 수동소자를 갖는 반도체 장치에 관한 것으로서, 더욱 상세하게는 기판에 대한 수동소자의 부착 높이인 스탠드 오프 하이트를 최대한 줄일 수 있도록 한 수동소자를 갖는 반도체 장치에 관한 것이다.
일반적으로, 반도체 패키지는 적어도 하나 이상의 메모리 칩 또는 로직 칩 등이 기판에 도전 가능하게 부착되어 몰딩 컴파운드 수지로 봉지되는 구조로 제작된다.
특정 전자기기의 회로를 구축하기 위해서는 해당 마더보드에는 반도체 패키지 뿐만 아니라 여러가지 수동소자들이 함께 탑재되어야 하지만, 마더보드의 공간 활용도 및 모듈화 실현을 위하여 최근에는 수동소자들이 칩과 함께 기판에 탑재되는 시스템 인 패키지가 출시되고 있다.
참고로, 상기 수동소자는 저항(Resistor), 인덕터(Inductor), 커패시터(Capacitor)등이 있고, 이들은 통상 반도체 패키지가 장착되는 전자기기의 마더보드 기판 상에 장착되지만, 시스템 인 패키지의 경우에는 하나의 반도체 패키지내에 칩과 함께 탑재된다.
첨부한 도 5는 종래의 수동소자를 갖는 반도체 장치를 나타내는 단면도이다.
도 5에서, 도면부호 10은 기판(PCB)을 지시한다.
상기 기판(10)은 코어를 이루는 수지층(12)과, 소정의 회로 설계에 따라 수지층(12)의 표면에 도금되는 복수의 도전성패턴(14) 등이 반복되어 여러개의 층을 이루고, 각 층의 도전성패턴(14)은 수지층(12)에 형성되는 비아홀(16)에 의하여 도전 가능하게 연결되는 구조로 구비된다.
또한, 상기 기판(10)의 상면에는 각각 반도체 칩과 도전 가능하게 연결되는 칩 패드용 도전성패턴(이하, 칩 패드로 칭함)와 수동소자 부착을 위한 수동소자용 도전성패턴(이하, 수동소자 패드로 칭함)이 외부로 노출되게 형성되고, 기판(10)의 저면에는 솔더볼 부착을 위한 볼랜드용 도전성패턴(이하, 볼랜드로 칭함)을 비롯하여 수동소자 부착을 위한 수동소자 패드가 외부로 노출되게 형성되며, 각 도전성패턴의 절연을 위하여 기판의 나머지 상하 표면에는 절연을 위한 솔더레지스트(18)가 코팅된다.
도 5에서 보듯이, 수지층(12)내의 도전성패턴(14) 중 제1도전성패턴(14-1)이 제1하부 비아홀(16-1)을 통하여 솔더볼(22)이 융착되는 볼랜드(20)와 도전 가능하게 연결된다.
이때, 상기 기판(10)의 저면에 수동소자(30)가 융착된다.
상기 수동소자(30)는 기판(10)의 상면에 반도체 칩과 함께 탑재되어 몰딩 컴파운드 수지로 몰딩되기도 하지만, 기판(10)의 저면에 볼랜드(20)와 함께 노출된 수동소자 패드(24)에 솔더링에 의하여 부착되기도 한다.
상기 수동소자(30)와 기판(10) 간의 도전 연결을 위한 제2하부 비아홀(16-2)을 형성하기 위하여, 기판(10)의 저면, 즉 수동소자 패드(24)의 표면으로부터 레이저 가공에 의한 레이저 드릴링홀(25)을 형성하되, 수지층(12)내의 도전성패턴(14) 중 제2도전성패턴(14-2)이 노출될 때까지의 깊이를 갖는 레이저 드릴링홀(25)을 형성하고, 레이저 드릴링홀(25)내에 도전성 충진재(26)를 충진함으로써, 기판(10)에 제2하부 비아홀(16-2)이 형성된다.
이에, 상기 수동소자 패드(24)와 수지층(12)내의 제2도전성패턴(14-2)는 제2하부 비아홀(16-2)에 의하여 도전 가능하게 연결되는 상태가 된다.
따라서, 상기 수동소자 패드(24)에 수동소자(30)를 솔더링을 통하여 부착함으로써, 기판(10)의 저면에 수동소자(30)의 장착이 완료된다.
그러나, 상기한 종래의 수동소자를 갖는 반도체 장치는 다음과 같은 문제점이 있다.
첫째, 솔더볼 부착용 볼랜드와 수동소자 패드가 거의 동일 평면을 이루면서 기판의 저면에 노출되어 있기 때문에, 도 5에서 보듯이 볼랜드에 솔더볼을 부착하고, 수동소자 패드에 수동소자를 부착하면, 솔더볼과 수동소자의 부착 높이 즉, 스탠드 오프 하이트(stand off hight)가 거의 동일하게 되어, 결국 솔더볼을 전자기기의 마더보드에 부착할 때, 수동소자가 간섭요인이 되는 문제점이 있다.
즉, 전자기기의 마더보드에 기판을 도전 가능하게 연결하려면, 기판의 볼랜드에 융착된 입출력단자인 솔더볼을 부착해야 하지만, 솔더볼과 수동소자의 스탠드 오프 하이트가 거의 동일하여 마더보드에 수동소자의 저면이 닿으면서 솔더볼의 마더보드 융착을 방해하는 요인이 된다.
둘째, 수동소자를 기판의 상면에 부착하는 경우, 수동소자의 두께가 반도체 칩의 두께에 비하여 크기 때문에 반도체 칩과 수동소자가 몰딩 컴파운드 수지로 몰딩될 때, 몰딩 컴파운드 수지의 몰드 캡 두께를 증가시키는 단점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 기판의 저면에 수동소자를 부착하는 경우, 수동소자가 부착되는 기판 저면의 수동소자 패드 구조를 개선하여, 솔더볼에 비하여 스탠드 오프 하이트를 축소시킬 수 있도록 함으로써, 솔더볼이 수동소자의 간섭없이 전자기기의 마더보드에 용이하게 부착될 수 있도록 한 수동소자를 갖는 반도체 장치를 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 기판의 상면에 수동소자를 부착하는 경우, 수동소자가 부착되는 기판 상면의 수동소자 패드 구조를 개선하여 수동소자의 부착 높이를 최소화시킴으로써, 반도체 칩과 수동소자를 몰딩하는 몰딩 컴파운드 수지의 몰드캡 두께를 줄일 수 있도록 한 점에 있다.
상기한 목적을 달성하기 위한 본 발명은: 수지층과 도전성패턴이 여러개의 층을 이루고, 상면에는 칩 패드 및 수동소자 패드를 비롯하여 수동소자 패드와 연결되는 상부 비아홀이 형성되고, 저면에는 볼랜드 및 수동소자 패드를 비롯하여 볼랜드와 연결되는 제1하부 비아홀 및 수동소자 패드와 연결되는 제2하부 비아홀이 형성된 기판을 포함하되, 상기 기판의 저면에 수동소자 패드를 비롯하여 수동소자 패드의 주변에 코팅된 솔더레지스트의 일부를 에칭 공정으로 제거하여 에칭홈을 형성하는 동시에 에칭홈을 통하여 수동소자 패드와 연결되던 제2하부 비아홀을 노출시키고, 노출된 제2하부 비아홀에 수동소자를 직접 솔더링시켜 부착한 것을 특징으로 하는 수동소자를 갖는 반도체 장치를 제공한다.
바람직하게는, 상기 제2하부 비아홀의 입구부가 에칭 공정시 더 제거되어 제2하부 비아홀에 수동소자와의 솔더링을 위한 제1딤플(dimple)이 형성된 것을 특징으로 한다.
본 발명의 바람직한 다른 구현예로서, 상기 기판의 상면에 형성된 수동소자 패드가 에칭으로 제거되고, 수동소자 패드의 제거로 노출된 상부 비아홀에 수동소자가 직접 솔더링에 의하여 부착되는 것을 특징으로 한다.
바람직하게는, 상기 상부 비아홀의 입구에 수동소자와의 솔더링을 위한 제2딤플이 형성된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 기판의 저면에 수동소자를 부착하는 경우, 수동소자가 부착되는 기판 저면의 수동소자 패드 및 그 주변의 솔더레지스트층을 에칭으로 제거하고, 제거된 자리를 통하여 노출된 비아홀 즉, 수동소자 패드와 연결되던 비아홀에 수동소자를 직접 부착함으로써, 솔더볼에 비하여 수동소자의 스탠드 오프 하이트를 수동소자 패드가 제거된 만큼 축소시킬 수 있도록 함으로써, 솔더볼의 하단이 수동소자의 하단부보다 더 낮게 위치하게 되므로, 수동소자의 간섭없이 솔더볼을 전자기기의 마더보드에 용이하게 부착시킬 수 있다.
둘째, 기판의 상면에 수동소자를 부착하는 경우, 수동소자가 부착되는 기판 상면의 수동소자 패드를 에칭으로 제거하는 동시에 제거된 자리를 통하여 노출된 비아홀에 수동소자를 직접 부착함으로써, 수동소자의 부착 높이를 수동소자 패드의 제거두께 만큼 최소화시킬 수 있고, 그에 따라 반도체 칩과 수동소자를 몰딩하는 몰딩 컴파운드 수지의 몰드캡 두께를 줄일 수 있으며, 궁극적으로는 전체 패키지 두께를 줄일 수 있다.
도 1은 본 발명의 제1실시예에 따른 수동소자를 갖는 반도체 장치를 나타낸 개략적 단면도,
도 2는 본 발명의 제2실시예에 따른 수동소자를 갖는 반도체 장치를 나타낸 개략적 단면도,
도 3은 본 발명의 제3실시예에 따른 수동소자를 갖는 반도체 장치를 나타낸 개략적 단면도,
도 4는 본 발명의 제4실시예에 따른 수동소자를 갖는 반도체 장치를 나타낸 개략적 단면도,
도 5는 종래의 수동소자를 갖는 반도체 장치를 나타낸 개략적 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 수동소자가 기판의 저면 또는 상면에 부착되는 반도체 패키지를 제공하고자 한 것으로서, 수동소자가 기판의 저면에 부착되는 경우 솔더볼에 비하여 스탠드 오프 하이트를 줄일 수 있는 구조로 개선하는 동시에 수동소자가 기판의 상면에 부착되는 경우 수동소자의 부착 높이를 최소화하여 반도체 칩과 수동소자를 봉지시키는 몰딩 컴파운드 수지의 몰드 캡 두께를 최소화시킬 수 있는 구조로 개선시킨 점에 특징이 있다.
제1실시예
첨부한 도 1은 본 발명의 제1실시예에 따른 반도체 장치를 나타낸 단면도이다.
도 1에서, 도면부호 10은 기판(PCB)을 지시한다.
상기 기판(10)은 코어를 이루는 수지층(12)과, 소정의 회로 설계에 따라 수지층(12)의 표면에 도금되는 복수의 도전성패턴(14) 등이 반복되어 여러개의 층을 이루고, 각 층의 도전성패턴(14)은 수지층(12)에 형성되는 비아홀(16)에 의하여 도전 가능하게 연결되는 구조로 구비된다.
또한, 상기 기판(10)의 상면에는 각각 반도체 칩과 도전 가능하게 연결되는 칩 패드(미도시됨)가 노출되게 형성되고, 기판(10)의 저면에는 솔더볼 부착을 위한 볼랜드(20)을 비롯하여 수동소자 부착을 위한 수동소자 패드(24)가 외부로 노출되게 형성되며, 칩 패드를 비롯하여 볼랜드 및 수동소자 패드를 제외한 기판의 나머지 상하 표면에는 절연을 위한 솔더레지스트(18)가 코팅된다.
도 1에서 보듯이, 수지층(12)내의 도전성패턴(14) 중 제1도전성패턴(14-1)이 제1하부 비아홀(16-1)을 통하여 솔더볼(22)이 융착되는 볼랜드(20)와 도전 가능하게 연결된다.
또한, 수지층(12)내의 도전성패턴(14) 중 제2도전성패턴(14-2)이 제2하부 비아홀(16-2)을 통하여 수동소자가 융착되는 수동소자 패드(24)와 도전 가능하게 연결된다(도 5 참조).
이렇게 기판(10)의 저면에 수동소자 패드(24)가 존재하는 경우, 수동소자 패드(24)에 부착되는 수동소자(30)와 볼랜드(20)에 부착되는 솔더볼(22)의 스탠드 오프 하이트가 거의 동일하여 마더보드에 수동소자의 저면이 닿으면서 솔더볼의 마더보드 융착을 방해하는 요인이 된다.
본 발명의 제1실시예에 따르면, 상기 기판(10)의 저면에 수동소자 패드(24)를 비롯하여 수동소자 패드(24)의 주변에 코팅된 솔더레지스트(18)의 일부를 에칭 공정으로 제거하여 에칭홈(28)을 형성한다.
바람직하게는, 상기 솔더레지스트(18)를 코팅하기 전에 수동소자 패드(도 5에서 24로 지시된 부분)를 먼저 에칭으로 제거하고, 제거된 부분 및 그 주변에는 솔더레지스트를 도포하지 않는 방법을 사용하는 것이 바람직하다.
이때, 상기 에칭홈(28)을 통하여 수동소자 패드(24)와 연결되던 제2하부 비아홀(16-2)이 노출되는 상태가 된다.
따라서, 상기 수동소자(30)를 에칭홈(28)을 통하여 노출된 제2하부 비아홀(16-2)에 직접 솔더링시켜 부착함으로써, 수동소자(30)는 수동소자 패드의 제거 두께 만큼 스탠드 오프 하이트가 줄어들게 된다.
이에 따라, 상기 수동소자(30)의 스탠드 오프 하이트가 솔더볼의 스탠드 오프 하이트에 비하여 작아지게 되므로, 결국 솔더볼을 전자기기의 마더보드에 수동소자의 간섭없이 용이하게 융착시킬 수 있다.
제2실시예
첨부한 도 2는 본 발명의 제2실시예에 따른 반도체 장치를 나타낸 단면도이다.
본 발명의 제2실시예는 제1실시예의 반도체 장치와 동일하고, 단지 수동소자의 스탠드 오프 하이트를 더 줄이고자, 수동소자 패드를 에칭으로 제거할 때, 제2하부 비아홀(16-2)의 입구부를 에칭 공정시 더 제거하여 제2하부 비아홀(16-2)에 수동소자(30)와의 솔더링을 위한 제1딤플(32)이 형성된 점에 특징이 있다.
따라서, 상기 제1딤플(32)이 형성된 제2하부 비아홀(16-2)에 수동소자(30)를 부착함으로써, 수동소자의 스탠드 오프 하이트를 제1실시예에 비하여 제1딤플(32)의 깊이만큼 더 줄일 수 있다.
이에 따라, 상기 수동소자(30)의 스탠드 오프 하이트가 솔더볼의 스탠드 오프 하이트에 비하여 보다 작아지게 되므로, 마찬가지로 솔더볼을 전자기기의 마더보드에 수동소자의 간섭없이 보다 용이하게 융착시킬 수 있다.
제3실시예
첨부한 도 3은 본 발명의 제3실시예에 따른 반도체 장치를 나타낸 단면도이다.
도 3에서 보듯이, 본 발명의 제3실시예는 수동소자(30)가 기판(10)의 상면에 반도체 칩(기판의 부분 단면으로 인하여 미도시됨)과 함께 부착되는 경우, 수동소자(30)의 부착 높이를 줄이는 동시에 몰드 컴파운드 수지에 의한 몰드 캡(36)의 두께를 줄일 수 있도록 한 점에 주안점이 있다.
상기 기판(10)의 상면에는 각각 반도체 칩과 도전 가능하게 연결되는 칩 패드와 수동소자 부착을 위한 수동소자 패드가 도 5에서 도면부호 24로 지시된 부분과 같이 외부로 노출되게 형성되어 있다.
본 발명의 제3실시예에 따르면, 상기 기판(10)의 상면에 형성된 수동소자 패드(24)가 에칭으로 제거되고, 수동소자 패드(24)의 제거로 노출된 상부 비아홀(16-3)에 수동소자(30)가 직접 솔더링에 의하여 부착된다.
따라서, 상기 수동소자 패드(24)의 제거 두께 만큼 기판(10)에 대한 수동소자(30)의 부착 높이가 낮아지게 되고, 그에 따라 수동소자(30)를 몰딩하는 몰딩 컴파운드 수지의 몰드 캡(36)의 높이도 수동소자 패드(24)의 제거 높이 만큼 줄어들게 된다.
즉, 종래에는 수동소자의 두께가 반도체 칩의 두께에 비하여 크기 때문에 반도체 칩과 수동소자가 몰딩 컴파운드 수지로 몰딩될 때, 몰딩 컴파운드 수지의 몰드 캡 두께를 증가시키는 단점이 있었지만, 수동소자 패드(24)의 제거 두께 만큼 기판(10)에 대한 수동소자(30)가 부착 높이가 낮아지게 되므로, 몰드 캡(36)의 높이 감소를 통한 전체 반도체 패키지의 두께를 줄여서 경박단소화를 실현할 수 있다.
제4실시예
첨부한 도 4는 본 발명의 제4실시예에 따른 반도체 장치를 나타낸 단면도이다.
본 발명의 제4실시예는 상기한 제3실시예와 동일한 구조를 이루되, 레이저 드릴링홀(25)과 도전성 충진재(26)를 포함하는 상부 비아홀(16-3)의 입구에 수동소자(30)와의 솔더링을 위한 제2딤플(34)이 형성된 점에 특징이 있다.
상기 제2딤플(34)은 상부 비아홀(16-3)을 형성하는 공정 중, 레이저 가공에 의한 레이저 드릴링홀(25)을 형성하는 과정을 진행한 후, 레이저 드릴링홀(25)내에 도전성 충진재(26)를 충진할 때, 도전성 충진재(26)를 만충전하지 않고, 레이저 드릴링홀(25)의 입구쪽에는 채워지지 않게 덜 충진함으로써, 상부 비아홀(16-3)의 입구에 오목한 제2딤플(34)이 형성된다.
따라서, 상기 제2딤플(34)의 깊이 만큼 기판(10)에 대한 수동소자(30)의 부착 높이가 낮아지게 되고, 그에 따라 수동소자(30)를 몰딩하는 몰딩 컴파운드 수지의 몰드 캡(36)의 높이도 수동소자 패드(24)의 제거 높이 만큼 줄어들게 되고, 결국 몰드 캡(36)의 높이 감소를 통한 전체 반도체 패키지의 두께를 줄여서 경박단소화를 실현할 수 있다.
10 : 기판 12 : 수지층
14 : 도전성패턴 14-1 : 제1도전성패턴
14-2 : 제2도전성패턴 16 : 비아홀
16-1 : 제1하부 비아홀 16-2 : 제2하부 비아홀
16-3 : 상부 비아홀 18 : 솔더레지스트
20 : 볼랜드 22 : 솔더볼
24 : 수동소자 패드
25 : 레이저 드릴링홀 26 : 도전성 충진재
28 : 에칭홈 30 : 수동소자
32 : 제1딤플 34 : 제2딤플
36 : 몰드 캡

Claims (4)

  1. 수지층(12)과 도전성패턴(14)이 여러개의 층을 이루고, 상면에는 칩 패드 및 수동소자 패드(24)를 비롯하여 수동소자 패드(24)와 연결되는 상부 비아홀(16-3)이 형성되고, 저면에는 볼랜드(20) 및 수동소자 패드(24)를 비롯하여 볼랜드(20)와 연결되는 제1하부 비아홀(16-1) 및 수동소자 패드(24)와 연결되는 제2하부 비아홀(16-2)이 형성된 기판(10)을 포함하되,
    상기 기판(10)의 저면에 수동소자 패드(24)를 비롯하여 수동소자 패드(24)의 주변에 코팅된 솔더레지스트(18)의 일부를 에칭 공정으로 제거하여 에칭홈(28)을 형성하는 동시에 에칭홈(28)을 통하여 수동소자 패드(24)와 연결되던 제2하부 비아홀(16-2)을 노출시키고, 노출된 제2하부 비아홀(16-2)에 수동소자(30)를 직접 솔더링시켜 부착하되, 상기 제2하부 비아홀(16-2)의 입구부가 에칭 공정시 더 제거되어 제2하부 비아홀(16-2)에 수동소자(30)와의 솔더링을 위한 제1딤플(32)이 형성된 것을 특징으로 하는 수동소자를 갖는 반도체 장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 기판(10)의 상면에 형성된 수동소자 패드(24)가 에칭으로 제거되고, 수동소자 패드(24)의 제거로 노출된 상부 비아홀(16-3)에 수동소자(30)가 직접 솔더링에 의하여 부착되되, 상기 상부 비아홀(16-3)의 입구에 수동소자(30)와의 솔더링을 위한 제2딤플(34)이 형성된 것을 특징으로 하는 수동소자를 갖는 반도체 장치.
  4. 삭제
KR1020140013009A 2014-02-05 2014-02-05 수동소자를 갖는 반도체 장치 KR101524490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140013009A KR101524490B1 (ko) 2014-02-05 2014-02-05 수동소자를 갖는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140013009A KR101524490B1 (ko) 2014-02-05 2014-02-05 수동소자를 갖는 반도체 장치

Publications (1)

Publication Number Publication Date
KR101524490B1 true KR101524490B1 (ko) 2015-06-01

Family

ID=53490726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140013009A KR101524490B1 (ko) 2014-02-05 2014-02-05 수동소자를 갖는 반도체 장치

Country Status (1)

Country Link
KR (1) KR101524490B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982058B1 (ko) * 2017-12-06 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090021452A (ko) * 2007-08-27 2009-03-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090021452A (ko) * 2007-08-27 2009-03-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982058B1 (ko) * 2017-12-06 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
US10756044B2 (en) 2017-12-06 2020-08-25 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Similar Documents

Publication Publication Date Title
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
US20180350734A1 (en) Semiconductor package and manufacturing method thereof
CN102709260B (zh) 半导体封装构造
US20140035138A1 (en) Package structure having embedded semiconductor component and fabrication method thereof
KR101462770B1 (ko) 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
US8836115B1 (en) Stacked inverted flip chip package and fabrication method
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US20090057913A1 (en) Packaging substrate structure with electronic components embedded therein and method for fabricating the same
KR101524490B1 (ko) 수동소자를 갖는 반도체 장치
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
JP5577716B2 (ja) 回路モジュール及び回路モジュールの製造方法
KR20150057788A (ko) 반도체 패키지 및 그 제조방법
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
US20160104652A1 (en) Package structure and method of fabricating the same
TWI602274B (zh) 半導體封裝
US20170236808A1 (en) Semiconductor package with lid having lid conductive structure
CN103887272B (zh) 电子模块以及其制造方法
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
US9265154B2 (en) Packaging substrate and fabrication method thereof
KR102091619B1 (ko) 반도체 패키지
KR20090009137U (ko) 인쇄회로기판
WO2020057483A1 (zh) 封装结构及堆叠式封装结构
KR101363108B1 (ko) 다층구조 인쇄회로기판
KR101391092B1 (ko) 다층구조 인쇄회로기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140205

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141218

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150519

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150526

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150527

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190513

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190513

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210524

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220523

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230508

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240502

Start annual number: 10

End annual number: 10