JP2703522B2 - 共焼成モジュールを集積化するための層状構造 - Google Patents
共焼成モジュールを集積化するための層状構造Info
- Publication number
- JP2703522B2 JP2703522B2 JP7219284A JP21928495A JP2703522B2 JP 2703522 B2 JP2703522 B2 JP 2703522B2 JP 7219284 A JP7219284 A JP 7219284A JP 21928495 A JP21928495 A JP 21928495A JP 2703522 B2 JP2703522 B2 JP 2703522B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit structure
- substrate
- multilayer circuit
- layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010344 co-firing Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims description 19
- 239000012212 insulator Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、結合多層回路構造で
あって、特に、使用される多層構造の取付けを容易にす
るために集積化して形成される機械的特徴を有する結合
多層回路構造を概ねその目的とする。
あって、特に、使用される多層構造の取付けを容易にす
るために集積化して形成される機械的特徴を有する結合
多層回路構造を概ねその目的とする。
【0002】
【従来の技術】従来、ハイブリッド集積回路としても知
られているハイブリッド多層回路構造は、個々の回路装
置の相互接続および組込みを行い、一般に、それらの間
に形成された導電線を有する複数の完全に融合した絶縁
層(例えばセラミック層)により形成された結合多層回
路構造を有する。個々の回路装置(例えば集積回路)
は、通常他の絶縁層によって覆れることがないように、
最上部の絶縁層の上か、又は個々の装置のための空所を
提供するためにその上に形成された方形の打抜き部を有
する絶縁体層上に取付けられる。キャパシタや抵抗など
の受動部品も、例えば厚膜工程により、個々の装置を支
持するのと同一の層上に形成されるが、同様に厚膜工程
により絶縁層間に形成することもできる。異なる層上の
導体と部品の電気的相互接続は、絶縁層中に適切に配置
され形成されそして導電性材料を充填された経路または
穴により行われる。なお、この導電性材料は、経路の上
方または下方に延在する各層間の予め定められた導電線
と接触している。
られているハイブリッド多層回路構造は、個々の回路装
置の相互接続および組込みを行い、一般に、それらの間
に形成された導電線を有する複数の完全に融合した絶縁
層(例えばセラミック層)により形成された結合多層回
路構造を有する。個々の回路装置(例えば集積回路)
は、通常他の絶縁層によって覆れることがないように、
最上部の絶縁層の上か、又は個々の装置のための空所を
提供するためにその上に形成された方形の打抜き部を有
する絶縁体層上に取付けられる。キャパシタや抵抗など
の受動部品も、例えば厚膜工程により、個々の装置を支
持するのと同一の層上に形成されるが、同様に厚膜工程
により絶縁層間に形成することもできる。異なる層上の
導体と部品の電気的相互接続は、絶縁層中に適切に配置
され形成されそして導電性材料を充填された経路または
穴により行われる。なお、この導電性材料は、経路の上
方または下方に延在する各層間の予め定められた導電線
と接触している。
【0003】結合多層回路構造は通常共焼成技術により
製造される。ここで、ある結合多層回路組立体は当業者
間で「グリーンテープ」として知られている加熱により
バインダーが分解可能な誘電体テープの層(例えばセラ
ミック材料を含む)から製造される。一般に、特定の組
立体の各グリーンテープは打抜かれ、そして予め定めら
れた導電線、相互接続導電経路、および抵抗およびキャ
パシタまたはキャパシタの一部分のような電気部品のパ
ターンを形成するためスクリーン印刷される。それか
ら、組立体のための個々のスクリーン印刷されたグリー
ンテープ層は必要とされる順序で積層され、選択された
温度と圧力を用いて互いにに貼合される。貼合せ構造は
それから高温にて焼成される。かかる共焼成技術は高温
共焼成セラミック(high temperature co-fired cerami
c HTCC)と同様に低温共焼成セラミック(low temp
erature co-fired ceramic LTCC)を用いて実行さ
れている。
製造される。ここで、ある結合多層回路組立体は当業者
間で「グリーンテープ」として知られている加熱により
バインダーが分解可能な誘電体テープの層(例えばセラ
ミック材料を含む)から製造される。一般に、特定の組
立体の各グリーンテープは打抜かれ、そして予め定めら
れた導電線、相互接続導電経路、および抵抗およびキャ
パシタまたはキャパシタの一部分のような電気部品のパ
ターンを形成するためスクリーン印刷される。それか
ら、組立体のための個々のスクリーン印刷されたグリー
ンテープ層は必要とされる順序で積層され、選択された
温度と圧力を用いて互いにに貼合される。貼合せ構造は
それから高温にて焼成される。かかる共焼成技術は高温
共焼成セラミック(high temperature co-fired cerami
c HTCC)と同様に低温共焼成セラミック(low temp
erature co-fired ceramic LTCC)を用いて実行さ
れている。
【0004】低温共焼成セラミック工程の例は、Wil
liam A.Vitriolその他による“低温共焼
成多層セラミック技術の開発”1983 ISHM P
roceedings,pages 593−598,
Ramona G.Pondその他による“低温共焼成
セラミック構造に組込まれた抵抗の工程および信頼性”
1986 ISHM Proceedings,pag
es 461−472、およびH.T.Sawhill
その他による“低温共焼成抵抗を有する低温共焼成セラ
ミック”1986 ISHM Proceeding
s,pages268−271、の中に見ることができ
る。
liam A.Vitriolその他による“低温共焼
成多層セラミック技術の開発”1983 ISHM P
roceedings,pages 593−598,
Ramona G.Pondその他による“低温共焼成
セラミック構造に組込まれた抵抗の工程および信頼性”
1986 ISHM Proceedings,pag
es 461−472、およびH.T.Sawhill
その他による“低温共焼成抵抗を有する低温共焼成セラ
ミック”1986 ISHM Proceeding
s,pages268−271、の中に見ることができ
る。
【0005】
【発明が解決しようとする課題および作用】結合多層回
路構造は、結合される回路構造を適切に半田付けまたは
ボルト締めすることにより、通常、より上位の組立体に
集積化する。そして、これへの接続は半田付け、接着
剤、または溶接により行われる。かかる技術を考慮する
と複雑なロボットおよび熱処理が必要とされる。さら
に、かかる、取付けおよび接続技術は一般に取付けおよ
び接続機構とは別の整列機構を必要とする。
路構造は、結合される回路構造を適切に半田付けまたは
ボルト締めすることにより、通常、より上位の組立体に
集積化する。そして、これへの接続は半田付け、接着
剤、または溶接により行われる。かかる技術を考慮する
と複雑なロボットおよび熱処理が必要とされる。さら
に、かかる、取付けおよび接続技術は一般に取付けおよ
び接続機構とは別の整列機構を必要とする。
【0006】それ故に、より上位の組立体に効率的に集
積化される結合多層回路構造を提供することは効果のあ
ることである。
積化される結合多層回路構造を提供することは効果のあ
ることである。
【0007】他の効果は、集積化機構により、より上位
の組立体に取付けおよび整列される結合多層回路構造を
提供することである。
の組立体に取付けおよび整列される結合多層回路構造を
提供することである。
【0008】
【課題を解決するための手段】結合多層回路構造をより
上位の組立体に接続するため、または、電気的に接続す
る回路部品を結合多層回路構造に接続するために使用す
るため、誘電性絶縁体層の縁部により形成された側部を
有し、基体の一方またはもう一方の側部に形成された凹
部領域を有する基体を形成するための貼合わせ方式で積
層された複数の平坦な誘電性絶縁体層を含む結合多層回
路構造に係る本願発明により、前述のそして他の効果が
もたらされる。
上位の組立体に接続するため、または、電気的に接続す
る回路部品を結合多層回路構造に接続するために使用す
るため、誘電性絶縁体層の縁部により形成された側部を
有し、基体の一方またはもう一方の側部に形成された凹
部領域を有する基体を形成するための貼合わせ方式で積
層された複数の平坦な誘電性絶縁体層を含む結合多層回
路構造に係る本願発明により、前述のそして他の効果が
もたらされる。
【0009】
【実施例】以下の詳細な説明および図面の記載におい
て、同様の要素は同様の参照番号によって表される。
て、同様の要素は同様の参照番号によって表される。
【0010】本願発明は、結合構造の外側に取付けられ
る多数の個々の回路の相互接続のために使用される結合
多層回路構造に関して実施されるものである。結合多層
回路構造は、複数の誘電体層(例えば、セラミックを含
む)と、各層の間に配置された導電線と、および何らか
の埋込み素子(例えば、誘電体層の上部に形成され、そ
の上に位置する誘電体層によって覆われている素子)と
共に各層の中に形成された導電経路により形成されてお
り、完全に融合した結合多層回路構造形成するために処
理される。結合処理の後、結合構造の外側に適切な金属
被膜処理、例えば接地面金属被膜処理を含む、が実施さ
れ、個々の回路が取付けられ電気的に接続される。
る多数の個々の回路の相互接続のために使用される結合
多層回路構造に関して実施されるものである。結合多層
回路構造は、複数の誘電体層(例えば、セラミックを含
む)と、各層の間に配置された導電線と、および何らか
の埋込み素子(例えば、誘電体層の上部に形成され、そ
の上に位置する誘電体層によって覆われている素子)と
共に各層の中に形成された導電経路により形成されてお
り、完全に融合した結合多層回路構造形成するために処
理される。結合処理の後、結合構造の外側に適切な金属
被膜処理、例えば接地面金属被膜処理を含む、が実施さ
れ、個々の回路が取付けられ電気的に接続される。
【0011】ここで図1Aおよび1Bを参照すると、こ
こに記載された図は、結合多層回路構造をより上位の組
立体に接続するのに利用価値のある本願発明に関する互
いに鏡像関係にあり層状構造を含む第1および第2の結
合多層回路構造10の簡単化した概略の立面図および平
面図である。特に、各結合多層回路構造10は誘電性絶
縁体層の縁部により形成された側部12を有する基体を
形成するために貼合わせ方式で積層された複数の平坦な
誘電体層11を含む。図示された基体は端部と端部をつ
ないでいるような状態で示されており、各結合多層回路
構造10の各端部には段部13が形成されている。この
ように、1つの基体からの1つの段部が他の基体からの
対応する段部に向き合っている。各段部は前面の縁部1
3aと側面の縁部13bを含む。
こに記載された図は、結合多層回路構造をより上位の組
立体に接続するのに利用価値のある本願発明に関する互
いに鏡像関係にあり層状構造を含む第1および第2の結
合多層回路構造10の簡単化した概略の立面図および平
面図である。特に、各結合多層回路構造10は誘電性絶
縁体層の縁部により形成された側部12を有する基体を
形成するために貼合わせ方式で積層された複数の平坦な
誘電体層11を含む。図示された基体は端部と端部をつ
ないでいるような状態で示されており、各結合多層回路
構造10の各端部には段部13が形成されている。この
ように、1つの基体からの1つの段部が他の基体からの
対応する段部に向き合っている。各段部は前面の縁部1
3aと側面の縁部13bを含む。
【0012】凹部15が段部13の下部の各基体の対向
する側部に形成され、同様に、互いに向き合っているそ
れぞれの段部13より上部の基体の側部のそれぞれに凹
部15が形成される。互いに向き合っているそれぞれの
段部上に接触部分が配置されボンディングワイヤ17に
よって相互接続される。
する側部に形成され、同様に、互いに向き合っているそ
れぞれの段部13より上部の基体の側部のそれぞれに凹
部15が形成される。互いに向き合っているそれぞれの
段部上に接触部分が配置されボンディングワイヤ17に
よって相互接続される。
【0013】図示された実施例の方法によれば、段部の
下部にあり互いに向き合っている凹部15は、上位組立
体の基部21に固定されている固定した柱19の突起物
と結合される。基体の他の端部における段部の下部の凹
部は、基部21に固定されているそれぞれ弾性を有する
バネ仕掛けの留め具23の先細り型の突起物によって結
合される。各基体は、例えば、基体の1つの端部を固定
された柱19の突起物に結合し、それから、バネ仕掛け
の留め具23の1つの先細り型の突起物を同じ端部に位
置する凹部15の中に結合するために、基体の他の端部
を基部21の方へ押付けることにより基部21に取付け
られる。
下部にあり互いに向き合っている凹部15は、上位組立
体の基部21に固定されている固定した柱19の突起物
と結合される。基体の他の端部における段部の下部の凹
部は、基部21に固定されているそれぞれ弾性を有する
バネ仕掛けの留め具23の先細り型の突起物によって結
合される。各基体は、例えば、基体の1つの端部を固定
された柱19の突起物に結合し、それから、バネ仕掛け
の留め具23の1つの先細り型の突起物を同じ端部に位
置する凹部15の中に結合するために、基体の他の端部
を基部21の方へ押付けることにより基部21に取付け
られる。
【0014】図示された実施例の方法によれば、段部の
上部にあり、互いに向き合っている凹部15は、ボンデ
ィングワイヤおよび互いに向き合っている基体段部に配
置された接触部分の上方の位置にバネ式で挿入されるバ
ネ式挿入キャップ25の先細り型突起物を受け入れる。
このバネ式挿入キャップは、図1Bの図面参照番号2
5、および図1Aの結合多層回路構造を1C−1Cから
見た断面を示す図1Cの図面参照番号25に示すよう
に、段部13およびボンディングワイヤ17を覆う構造
を有する。
上部にあり、互いに向き合っている凹部15は、ボンデ
ィングワイヤおよび互いに向き合っている基体段部に配
置された接触部分の上方の位置にバネ式で挿入されるバ
ネ式挿入キャップ25の先細り型突起物を受け入れる。
このバネ式挿入キャップは、図1Bの図面参照番号2
5、および図1Aの結合多層回路構造を1C−1Cから
見た断面を示す図1Cの図面参照番号25に示すよう
に、段部13およびボンディングワイヤ17を覆う構造
を有する。
【0015】本願発明に従って、段部は段部の上部にあ
る層としてより短いセラミックテープ層を使用すること
によって形成され、そして、凹部15は凹部が形成され
るべきセラミックテープ層の対応する縁部に沿った切断
または打抜きによる空所部によって形成される。
る層としてより短いセラミックテープ層を使用すること
によって形成され、そして、凹部15は凹部が形成され
るべきセラミックテープ層の対応する縁部に沿った切断
または打抜きによる空所部によって形成される。
【0016】ここで図2Aおよび2Bを参照して、ここ
に記載された図は、結合多層回路構造をより上位の組立
体に接続するのに利用価値のある本願発明に関する互い
に鏡像関係にあり層状構造を含む第1および第2の結合
多層回路構造20の簡単化した概略の立面図および平面
図である。特に、各結合多層回路構造20は、図1の結
合多層回路構造10と同様のものであり、誘電性絶縁体
層の縁部により形成された側部を有する基体を形成する
ために貼合わせ方式で積層された複数の平坦な誘電体層
11を含む。図示された基体は、端部と端部をつないで
いるような状態で示されており、互いにすぐ隣合う基体
の端部に段部13が形成されている。このようにして1
つの基体からの1つの段部が他の基体からの対応する段
部に向き合っている。各段部は前面の縁部(図1の13
aに対応)と側面の縁部(図1の13bに対応)、およ
び結合回路構造20の内部の方に向き合ってる段部の側
面の縁部のそれぞれに形成された溝31を含む。図2A
およびBに示すように、溝31は段部13の対向する側
面12の上部においてその縁部に沿って長手方向に形成
される。この溝31は段部13を形成する絶縁性誘電体
層の上部層の長手方向の縁部に沿って形成された例えば
それぞれの段差部(図2C参照)より成る。示されては
いないが、多層回路構造20は、先に図1Aおよび1B
の構造10について記載したように、より上位の組立体
の基体へそれ自身を取付けるために、図1Aおよび1B
に示される凹部15と同様の凹部を有することができ
る。
に記載された図は、結合多層回路構造をより上位の組立
体に接続するのに利用価値のある本願発明に関する互い
に鏡像関係にあり層状構造を含む第1および第2の結合
多層回路構造20の簡単化した概略の立面図および平面
図である。特に、各結合多層回路構造20は、図1の結
合多層回路構造10と同様のものであり、誘電性絶縁体
層の縁部により形成された側部を有する基体を形成する
ために貼合わせ方式で積層された複数の平坦な誘電体層
11を含む。図示された基体は、端部と端部をつないで
いるような状態で示されており、互いにすぐ隣合う基体
の端部に段部13が形成されている。このようにして1
つの基体からの1つの段部が他の基体からの対応する段
部に向き合っている。各段部は前面の縁部(図1の13
aに対応)と側面の縁部(図1の13bに対応)、およ
び結合回路構造20の内部の方に向き合ってる段部の側
面の縁部のそれぞれに形成された溝31を含む。図2A
およびBに示すように、溝31は段部13の対向する側
面12の上部においてその縁部に沿って長手方向に形成
される。この溝31は段部13を形成する絶縁性誘電体
層の上部層の長手方向の縁部に沿って形成された例えば
それぞれの段差部(図2C参照)より成る。示されては
いないが、多層回路構造20は、先に図1Aおよび1B
の構造10について記載したように、より上位の組立体
の基体へそれ自身を取付けるために、図1Aおよび1B
に示される凹部15と同様の凹部を有することができ
る。
【0017】金属線33は内部に向き合う段部13上に
配置される。そして、その上に形成された金属線39を
有するテープ37が内部に向き合う段部13間をつな
ぐ。担体部分35がテープ37に取付けられており、こ
の担体部分35が内部に向き合う段部13上の金属線3
3に、それぞれ対応するテープ37上の横方向に配列さ
れた金属線39を配置する。なお、テープ37上の金属
線39は内部に向き合う段部13上で、例えば半田付け
により、適切に電気的に金属線33に接続されている。
特に、担体部分35およびこれと接続されているテープ
37が、図2Cに示すように、下向きに延びる担体部分
の縁部が段部13の両側の溝31と結合するように内部
に向き合う段部13上に置かれた場合、金属線39は金
属線33に対応して内部に向き合う段部13上で横方向
に配列される。
配置される。そして、その上に形成された金属線39を
有するテープ37が内部に向き合う段部13間をつな
ぐ。担体部分35がテープ37に取付けられており、こ
の担体部分35が内部に向き合う段部13上の金属線3
3に、それぞれ対応するテープ37上の横方向に配列さ
れた金属線39を配置する。なお、テープ37上の金属
線39は内部に向き合う段部13上で、例えば半田付け
により、適切に電気的に金属線33に接続されている。
特に、担体部分35およびこれと接続されているテープ
37が、図2Cに示すように、下向きに延びる担体部分
の縁部が段部13の両側の溝31と結合するように内部
に向き合う段部13上に置かれた場合、金属線39は金
属線33に対応して内部に向き合う段部13上で横方向
に配列される。
【0018】本願発明によると、段部13は段部の上の
層としてより短いセラミックテープ層を使用することに
より形成され、一方溝は、溝が形成されるべきセラミッ
クテープ層の対応する縁部に沿った切断または打抜きに
よる空所部によって形成される。
層としてより短いセラミックテープ層を使用することに
より形成され、一方溝は、溝が形成されるべきセラミッ
クテープ層の対応する縁部に沿った切断または打抜きに
よる空所部によって形成される。
【0019】上の記載は、窪みまたは凹部構造を有する
共焼成結合多層回路基体を包含することを意図する本願
発明の実施例に関する開示であり、この窪みまたは凹部
構造は、構成要素であるセラミックテープ層の貼合せお
よび焼成の前に、窪みまたは凹部構造を含む結合回路の
一部を最終的に形成するために選択された隣合うように
近接するセラミックテープ層のそれぞれを切断しまたは
打抜いた縁部によって形成される。
共焼成結合多層回路基体を包含することを意図する本願
発明の実施例に関する開示であり、この窪みまたは凹部
構造は、構成要素であるセラミックテープ層の貼合せお
よび焼成の前に、窪みまたは凹部構造を含む結合回路の
一部を最終的に形成するために選択された隣合うように
近接するセラミックテープ層のそれぞれを切断しまたは
打抜いた縁部によって形成される。
【0020】
【発明の効果】本願発明は、結合多層回路構造の製造に
おいて、単にわずかな工程追加をするだけで、結合多層
回路構造の上位組立体への取付けを効果的に容易にする
ものである。
おいて、単にわずかな工程追加をするだけで、結合多層
回路構造の上位組立体への取付けを効果的に容易にする
ものである。
【0021】先の記載は本願発明に関する特定の実施例
に係る記述および図示であるが、前記特許請求の範囲に
よって定められる本願発明の範囲および意図から離れる
ことなく、当業者によって多くの修正および変更がなさ
れ得る。
に係る記述および図示であるが、前記特許請求の範囲に
よって定められる本願発明の範囲および意図から離れる
ことなく、当業者によって多くの修正および変更がなさ
れ得る。
【0022】上記発明の詳細な記載を図面と共に読むこ
とにより、開示された発明の効果および特徴は容易に当
業者により高く評価されるであろう。
とにより、開示された発明の効果および特徴は容易に当
業者により高く評価されるであろう。
【図1】はこの発明の1実施例に係る立面図および平面
図である。図1Aは、本願発明の積層された構造を含む
共焼成多層回路構造を示す側部立面図である。図1B
は、図1Aの共焼成多層回路構造の頂部平面図である。
図1Cは、図1Aの共焼成多層回路構造の1つの端部の
立面図である。
図である。図1Aは、本願発明の積層された構造を含む
共焼成多層回路構造を示す側部立面図である。図1B
は、図1Aの共焼成多層回路構造の頂部平面図である。
図1Cは、図1Aの共焼成多層回路構造の1つの端部の
立面図である。
【図2】はこの発明の他の実施例に係る立面図および平
面図である。図2Aは、本願発明の他の積層された構造
を含む共焼成多層回路構造を示す側部立面図である。図
2Bは、図2Aの共焼成多層回路構造の頂部平面図であ
る。図2Cは、図2Aの共焼成多層回路構造の1つの端
部の立面図である。
面図である。図2Aは、本願発明の他の積層された構造
を含む共焼成多層回路構造を示す側部立面図である。図
2Bは、図2Aの共焼成多層回路構造の頂部平面図であ
る。図2Cは、図2Aの共焼成多層回路構造の1つの端
部の立面図である。
【符号の説明】 11 ……… 誘電体層、12 ……… 側部、13
……… 段部、15 ……… 凹部、17 ……… ボ
ンディングワイヤ、19 ……… 柱、21、 ………
基部、23 ……… 留め具、25 ……… キャッ
プ、31 ……… 溝、33 ……… 金属線、35
……… 担体素子、37 ……… テープ
……… 段部、15 ……… 凹部、17 ……… ボ
ンディングワイヤ、19 ……… 柱、21、 ………
基部、23 ……… 留め具、25 ……… キャッ
プ、31 ……… 溝、33 ……… 金属線、35
……… 担体素子、37 ……… テープ
フロントページの続き (56)参考文献 特開 平5−335761(JP,A) 特開 平2−170382(JP,A) 特開 平3−22497(JP,A) 特開 平6−120624(JP,A) 特開 平4−271145(JP,A) 特開 平5−13959(JP,A)
Claims (1)
- 【請求項1】 結合多層回路構造において、 誘電性絶縁体層の縁部により形成される側部を有する基
体を形成するために、貼合わせ方式で積層された複数の
平坦な誘電性絶縁体層と、ここで前記基体は上部面を有
し、 前記基体の1つの側部に隣接して前記基体の上部面に形
成された段部とを具備し、ここで前記段部は他の複数の
誘電性絶縁体層より短い前記複数の誘電性絶縁体層の一
部の層により形成され、前記段部の対向する縁部に沿っ
て長手方向に形成された溝を有し、ここで前記溝は前記
複数の絶縁性誘電体層のうちの隣接する層の縁部に沿っ
たそれぞれの空所部により形成されることを特徴とする
結合多層回路構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/296,392 US5498905A (en) | 1994-08-26 | 1994-08-26 | Layered features for co-fired module integration |
US296392 | 1994-08-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08172275A JPH08172275A (ja) | 1996-07-02 |
JP2703522B2 true JP2703522B2 (ja) | 1998-01-26 |
Family
ID=23141825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7219284A Expired - Lifetime JP2703522B2 (ja) | 1994-08-26 | 1995-08-28 | 共焼成モジュールを集積化するための層状構造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5498905A (ja) |
EP (1) | EP0698921B1 (ja) |
JP (1) | JP2703522B2 (ja) |
DE (1) | DE69520624T2 (ja) |
ES (1) | ES2155490T3 (ja) |
IL (1) | IL115050A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5994166A (en) | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
US6738600B1 (en) | 2000-08-04 | 2004-05-18 | Harris Corporation | Ceramic microelectromechanical structure |
US6437981B1 (en) | 2000-11-30 | 2002-08-20 | Harris Corporation | Thermally enhanced microcircuit package and method of forming same |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2449739A1 (de) * | 1974-10-19 | 1976-04-29 | Junghans Gmbh Geb | Kontaktanordnung fuer eine auswechselbare elektronische baueinheit |
JPS63155648A (ja) * | 1986-12-18 | 1988-06-28 | Toshiba Corp | 固体撮像素子用セラミツクパツケ−ジ |
JPH088321B2 (ja) * | 1987-01-19 | 1996-01-29 | 住友電気工業株式会社 | 集積回路パツケ−ジ |
US5136471A (en) * | 1987-02-26 | 1992-08-04 | Nec Corporation | Laminate wiring board |
JPH01217950A (ja) * | 1988-02-26 | 1989-08-31 | Toshiba Corp | 固体撮像装置 |
US4882657A (en) * | 1988-04-06 | 1989-11-21 | Ici Array Technology, Inc. | Pin grid array assembly |
JPH02170382A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | パッケージ実装構造 |
JPH0322497A (ja) * | 1989-06-19 | 1991-01-30 | Toshiba Corp | セラミック多層配線基板 |
US5399898A (en) * | 1992-07-17 | 1995-03-21 | Lsi Logic Corporation | Multi-chip semiconductor arrangements using flip chip dies |
US5051869A (en) * | 1990-05-10 | 1991-09-24 | Rockwell International Corporation | Advanced co-fired multichip/hybrid package |
WO1992002040A1 (en) * | 1990-07-25 | 1992-02-06 | Dsm N.V. | Package for incorporating an integrated circuit and a process for the production of the package |
US5245216A (en) * | 1990-09-11 | 1993-09-14 | Kabushiki Kaisha Toshiba | Plastic-molded type semiconductor device |
JP2883458B2 (ja) * | 1991-02-27 | 1999-04-19 | 株式会社東芝 | 混成集積回路用配線板の製造方法 |
JPH0513959A (ja) * | 1991-07-02 | 1993-01-22 | Matsushita Electric Ind Co Ltd | 多層配線回路基板 |
DE69210329T2 (de) * | 1991-07-25 | 1996-11-28 | Ncr Int Inc | Mehrschichtiger Träger für integrierte Schaltungen und Verfahren zu dessen Herstellung |
US5397916A (en) * | 1991-12-10 | 1995-03-14 | Normington; Peter J. C. | Semiconductor device including stacked die |
JP2903865B2 (ja) * | 1992-06-03 | 1999-06-14 | 富士通株式会社 | プリント板ユニット挿抜構造 |
JPH06120624A (ja) * | 1992-10-08 | 1994-04-28 | Fujitsu Ltd | 微細多層配線板構造 |
-
1994
- 1994-08-26 US US08/296,392 patent/US5498905A/en not_active Expired - Fee Related
-
1995
- 1995-08-23 IL IL115050A patent/IL115050A/xx not_active IP Right Cessation
- 1995-08-25 ES ES95113349T patent/ES2155490T3/es not_active Expired - Lifetime
- 1995-08-25 DE DE69520624T patent/DE69520624T2/de not_active Expired - Fee Related
- 1995-08-25 EP EP95113349A patent/EP0698921B1/en not_active Expired - Lifetime
- 1995-08-28 JP JP7219284A patent/JP2703522B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5498905A (en) | 1996-03-12 |
ES2155490T3 (es) | 2001-05-16 |
IL115050A (en) | 1997-09-30 |
EP0698921A2 (en) | 1996-02-28 |
EP0698921A3 (en) | 1996-10-23 |
DE69520624T2 (de) | 2001-08-23 |
DE69520624D1 (de) | 2001-05-17 |
JPH08172275A (ja) | 1996-07-02 |
EP0698921B1 (en) | 2001-04-11 |
IL115050A0 (en) | 1995-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3075414B2 (ja) | セラミックチップヒューズの改良 | |
KR940006221B1 (ko) | 가요성 배선기판 | |
US6208521B1 (en) | Film carrier and laminate type mounting structure using same | |
US4195195A (en) | Tape automated bonding test board | |
US8736064B2 (en) | Structure and method of making interconnect element having metal traces embedded in surface of dielectric | |
JP2003347748A (ja) | 多層配線基板及びその製造方法。 | |
KR20010067110A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
EP2577724B1 (en) | Method of manufacturing printed circuit board | |
JP2001332866A (ja) | 回路基板及びその製造方法 | |
US3646399A (en) | Printed circuit board construction | |
WO2005004567A1 (ja) | 部品内蔵基板の製造方法 | |
JP2703522B2 (ja) | 共焼成モジュールを集積化するための層状構造 | |
JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
JP2529987B2 (ja) | 多層印刷配線板装置の製造方法 | |
JPH11112150A (ja) | 多層基板とその製造方法 | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
JPS61131598A (ja) | 集積回路及びその製造方法 | |
JP2001111195A (ja) | 回路基板の製造方法 | |
JP2000188475A (ja) | セラミック多層基板の製造方法 | |
JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
JP2870351B2 (ja) | キャビティ付セラミック多層回路基板の製造方法 | |
JP2002026527A (ja) | 積層配線基板及びその製造方法 |