KR960701372A - 반도체 기판에 집적된 전자 회로의 검사방법, 전자 회로 및 집적 회로(Separate l_DOG-testing of signal path and bias path in an IC) - Google Patents

반도체 기판에 집적된 전자 회로의 검사방법, 전자 회로 및 집적 회로(Separate l_DOG-testing of signal path and bias path in an IC) Download PDF

Info

Publication number
KR960701372A
KR960701372A KR1019950703486A KR19950703486A KR960701372A KR 960701372 A KR960701372 A KR 960701372A KR 1019950703486 A KR1019950703486 A KR 1019950703486A KR 19950703486 A KR19950703486 A KR 19950703486A KR 960701372 A KR960701372 A KR 960701372A
Authority
KR
South Korea
Prior art keywords
node
supply
biasing
circuit
electronic circuit
Prior art date
Application number
KR1019950703486A
Other languages
English (en)
Other versions
KR100358609B1 (ko
Inventor
사흐데프 마노즈
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔.브이. filed Critical 프레데릭 얀 스미트
Publication of KR960701372A publication Critical patent/KR960701372A/ko
Application granted granted Critical
Publication of KR100358609B1 publication Critical patent/KR100358609B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

IC는 IDDQ측정값을 통해서 검사된다. IC 기판은 그 회로의 공급을 위한 공급 노드와, 바이어스하기 위해 바이어싱 전압에 접속하기 위한 바이어싱 노드를 갖는 전도형 영역을 구비한다. 그 회로의 IDDQ검사는 공급 노드와 바이어싱 노드가 바이어싱 특징으로부터의 0 입력 전류로 분배하는 것으로부터 회로 기능성 특징으로부터의 0 입력 전류로부터의 0 입력 전류로 분배하는 것을 분리하도록 직류적으로 단락되는 동안 도통된다.

Description

반도체 기판에 집적된 전자 회로의 검사방법, 전자 회로 및 집적 회로(Separate IDDQ-testing of signal path and bias path in an IC)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 제3도 및 제4도는 본 발명에 의한 검사를 행하는 전자 디바이스 예이다

Claims (10)

  1. 반도체 기판에 집적된 전자 회로의 검사 방법이며, 상기 기판은 상기 회로의 공급을 위해 공급 노드를 갖고 바이어스 하기 위한 바이어싱 전압을 접속하기 위해 바이어싱 노드를 갖는 제1전도형 영역을 구비하고, 상기 회로를 통해 0 입력 전류를 판정하는 단계를 포함하는, 반도체 기판에 집적된 전자 회로의 검사 방법에 있어서 상기 0 입력 전류 판정 단계는 상기 노드들 중 단일의 노드를 통해 전류의 크기를 판정하는 단계를 구비하는 것을 특징으로 하는 반도체 기판에 집적된 전자 회로의 검사 방법.
  2. 제1항에 있어서, 상기 기판은 상기 제1전도형의 반대인 제2전도형의 제2영역을 구비하고, 상기 제2영역은 상기 제2영역을 바이어스하기 위해 제2바이어싱 전압을 접속하기 위한 제2공급 노드와 제2바이어싱 노드를 구비하여, 상기 전류의 크기는, -상기 제1공급 노드에서 상기 제2공급 노드로 흘러들어가는 전류의 크기를 판정하는 단계, -상기 제1바이어싱 노드에서 상기 제2바이어싱 노드로 흘러들어가는 전류의 크기를 판정하는 단계, -결합된 상기 제1공급 노드와 상기 제1바이어싱 노드를 통해서 상기 제2공급 노드로 흘러들어가는 전류의 크기를 판정하는 단계 및, -결합된 상기 제1공급 노드와 상기 제1바이어싱 노드를 통해서 상기 제2바이어싱 노드로 흘러드러가는 전류의 크기를 판정하는 단계 중 적어도 한 단계를 구비하는 것을 특징으로 하는 반도체 기관에 집적된 전자 회로의 검사 방법.
  3. 제1항에 있어서, 상기 공급 노드와 상기 바이어싱 노드는 검사중에 다른 것으로부터 직류적으로 단락되는 것을 특징으로 하는 반도체 기판에 집적된 전자 회로의 검사 방법.
  4. 상기 노드들 중 적어도 단일의 노드를 통한 전류는 상기 기판에 집적된 내부 전류(Built-In-Current) 감지기로 판정될 수 있는 것을 특징으로 하는 반도체 기판에 집적된 전자 회로의 검사 방법.
  5. 실질적으로 1볼트보다 큰 공급 전압으로 동작하는 전자 회로이며, 상기 회로는 상기 회로의 공급을 위한 공급 노드와, 바이어스하기 위해 바이어싱 전압에 접속하기 위한 바이어싱 노드를 갖는 적어도 하나의 전도형 영역을 구비하는 반도체 기관을 가지는 전자 회로에 있어서 상기 바이어스 노드와 상기 공급 노드는 다른 것으로부터 직류적으로 단락되거나 직류적으로 단락될 수 있는 것을 특징으로 하는 전자 회로.
  6. 제5항에 있어서, 상기 바이어스 노드는 바이어스 결속 패드(bias bonding pad)에 접속되고 상기 공급 노드는 공급 결속 패드에 접속되는 것을 특징으로 하는 전자 회로.
  7. 제5항에 있어서, 상기 공급 노드는 공급 결속 패드로부터 가역적으로 단락가능하고 상기 바이어스 노드는 상기 공급 결속 패드에 접속되는 것을 특징으로 전자 회로.
  8. 제5항에 있어서, 상기 회로는 접속핀을 가지는 리드 프레임에 장착되고 캡슐화되며, 상기 리드 프레임은 상기 바이어스 노드에 직류적으로 접속된 제1접속부와 상기 공급 노드에 직류적으로 접속된 제2접속부를 가지는 것을 특징으로 하는 전자 회로.
  9. 제5항에 있어서, 적어도 상기 공급 노드 또는 상기 바이어스 노드는 내부 전류 감지기에 접속되는 것을 특징으로 하는 전자 회로.
  10. 다수의 병렬 채널을 구비하여, 제5항에 따른 전자 회로가 배치된 집적 회로에 있어서, 각 채널은 그 채널에서의 전자 회로를 공급하기 위해 그 채널에 대한 전체 수행 길이의 네개의 병렬 공급 라인을 포함하고, 상기 네개의 공급 라인은 상기 제1공급 노드를 공급하기 위한 제1공급 라인과, 상기 제1바이어스 노드를 공급하기 위한 제2공급 라인과, 상기 제2공급 노드를 공급하기 위한 제3공급 라인 및. 상기 제2바이어스 노드를 공급하기 위한 제4공급 라인으로 이루어지며, 모든 채널 중 상기 제1공급 라인은 그 채널들의 영역밖에 배치된 제1접속 라인에 의해 상호 접속되고 제1결속 패드에 접속되는 제1메쉬(mesh)를 형성하며, 상기 제2, 제3 및 제4공급 라인에 대해서 유사한 메쉬들 및 결속 패드들이 형성되는 것을 특징으로 하는 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950703486A 1993-12-16 1994-12-05 반도체기판에집적된전자회로의검사방법,전자회로및집적회로 KR100358609B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP93203546.2 1993-12-16
EP93203546 1993-12-16
EP94200505 1994-02-28
EP94200505.9 1994-02-28

Publications (2)

Publication Number Publication Date
KR960701372A true KR960701372A (ko) 1996-02-24
KR100358609B1 KR100358609B1 (ko) 2003-01-14

Family

ID=26134094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950703486A KR100358609B1 (ko) 1993-12-16 1994-12-05 반도체기판에집적된전자회로의검사방법,전자회로및집적회로

Country Status (6)

Country Link
US (1) US5625300A (ko)
EP (1) EP0685073A1 (ko)
JP (1) JPH08507868A (ko)
KR (1) KR100358609B1 (ko)
TW (1) TW267246B (ko)
WO (1) WO1995016923A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0161736B1 (ko) * 1995-06-30 1999-02-01 김주용 접합 리키지 전류 측정방법
TW280869B (en) * 1995-07-17 1996-07-11 Philips Electronics Nv IDDQ-testing of bias generator circuit
DE19610065A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Verfahren zur Abschätzung der Lebensdauer eines Leistungshalbleiter-Bauelements
US6023186A (en) * 1996-04-30 2000-02-08 Kabushiki Kaisha Toshiba CMOS integrated circuit device and inspection method thereof
JPH09292438A (ja) * 1996-04-30 1997-11-11 Toshiba Corp Ｃｍｏｓ集積回路装置、その検査方法及び検査装置
US5742177A (en) * 1996-09-27 1998-04-21 Intel Corporation Method for testing a semiconductor device by measuring quiescent currents (IDDQ) at two different temperatures
KR20010015630A (ko) * 1997-09-30 2001-02-26 칼 하인쯔 호르닝어 결함있는 전자 장치 식별 시스템
DE19902031A1 (de) * 1999-01-20 2000-07-27 Bosch Gmbh Robert Steuergerät zur Steuerung sicherheitskritischer Anwendungen
EP1085333B1 (en) 1999-09-14 2005-07-13 STMicroelectronics S.r.l. Method for determining iddq
US6459293B1 (en) * 2000-09-29 2002-10-01 Intel Corporation Multiple parameter testing with improved sensitivity
DE60320314T2 (de) * 2003-02-20 2009-06-25 International Business Machines Corp. Testverfahren für integrierte schaltungen mit verwendung modifikation von well-spannungen
US7018800B2 (en) * 2003-08-07 2006-03-28 Rosemount Inc. Process device with quiescent current diagnostics
US7486098B2 (en) 2005-06-16 2009-02-03 International Business Machines Corporation Integrated circuit testing method using well bias modification
KR100843650B1 (ko) * 2005-06-28 2008-07-04 인터내셔널 비지네스 머신즈 코포레이션 웰 바이어스 수정을 사용하는 집적 회로 테스트 방법
JP5057430B2 (ja) * 2006-12-18 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路とその製造方法
WO2015042049A1 (en) * 2013-09-17 2015-03-26 Wave Semiconductor, Inc. Multi-threshold circuitry based on silicon-on-insulator technology
CN106960802B (zh) * 2016-01-11 2019-10-15 北大方正集团有限公司 一种半导体静态电流的测试器件及测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542340A (en) * 1982-12-30 1985-09-17 Ibm Corporation Testing method and structure for leakage current characterization in the manufacture of dynamic RAM cells
US4835458A (en) * 1987-11-09 1989-05-30 Intel Corporation Signature analysis technique for defect characterization of CMOS static RAM cell failures
US5025344A (en) * 1988-11-30 1991-06-18 Carnegie Mellon University Built-in current testing of integrated circuits
NL8900050A (nl) * 1989-01-10 1990-08-01 Philips Nv Inrichting voor het meten van een ruststroom van een geintegreerde monolitische digitale schakeling, geintegreerde monolitische digitale schakeling voorzien van een dergelijke inrichting en testapparaat voorzien van een dergelijke inrichting.
US5332973A (en) * 1992-05-01 1994-07-26 The University Of Manitoba Built-in fault testing of integrated circuits
US5325054A (en) * 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits
US5392293A (en) * 1993-02-26 1995-02-21 At&T Corp. Built-in current sensor for IDDQ testing

Also Published As

Publication number Publication date
WO1995016923A1 (en) 1995-06-22
TW267246B (ko) 1996-01-01
JPH08507868A (ja) 1996-08-20
US5625300A (en) 1997-04-29
EP0685073A1 (en) 1995-12-06
KR100358609B1 (ko) 2003-01-14

Similar Documents

Publication Publication Date Title
KR960701372A (ko) 반도체 기판에 집적된 전자 회로의 검사방법, 전자 회로 및 집적 회로(Separate l_DOG-testing of signal path and bias path in an IC)
JP2827229B2 (ja) 半導体集積回路
US6452502B1 (en) Method and apparatus for early detection of reliability degradation of electronic devices
US4894605A (en) Method and on-chip apparatus for continuity testing
KR860009431A (ko) Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로
US5059897A (en) Method and apparatus for testing passive substrates for integrated circuit mounting
KR930022511A (ko) 반도체 장치
TW200416957A (en) Semiconductor integrated circuit device
JP4262996B2 (ja) 半導体装置
US6531885B1 (en) Method and apparatus for testing supply connections
US20080184083A1 (en) Circuit and Method for Physical Defect Detection of an Integrated Circuit
US5949240A (en) Test connecting device including testkey and probe card for use in the testing of integrated circuits
KR900013618A (ko) 집적 회로 모듈 및 반도체 기판
JP2011158347A (ja) 半導体装置および検査システム
KR900019186A (ko) 기판에 설치된 복수개의 lsi 회로칩을 포함하는 lsi시스템
JPH04159752A (ja) 半導体集積回路及びその装置
JP3093216B2 (ja) 半導体装置及びその検査方法
JP2630219B2 (ja) 半導体装置
JPH1082834A (ja) 半導体集積回路
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates
JP2919312B2 (ja) 半導体装置の検査方法
JPH04160377A (ja) 半導体集積回路
Bright Test chip development to support standardization efforts
JPH01227467A (ja) 半導体集積回路
JP2008203169A (ja) 半導体測定装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee