KR960043151A - Ac 결합 회로를 가지는 반도체 디바이스 - Google Patents

Ac 결합 회로를 가지는 반도체 디바이스 Download PDF

Info

Publication number
KR960043151A
KR960043151A KR1019960018643A KR19960018643A KR960043151A KR 960043151 A KR960043151 A KR 960043151A KR 1019960018643 A KR1019960018643 A KR 1019960018643A KR 19960018643 A KR19960018643 A KR 19960018643A KR 960043151 A KR960043151 A KR 960043151A
Authority
KR
South Korea
Prior art keywords
conductive plate
coupled
semiconductor device
capacitor
semiconductor
Prior art date
Application number
KR1019960018643A
Other languages
English (en)
Inventor
존 가바라 타데우스
Original Assignee
리차드 제이. 보토스
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리차드 제이. 보토스, 에이 티 앤드 티 코포레이션 filed Critical 리차드 제이. 보토스
Publication of KR960043151A publication Critical patent/KR960043151A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

반도체 디바이스의 접합 패드는 신호의 바람직하지 않은 성분을 제거하기 위한 임피던스 수단의 일부로서 이용될 수 있다. 반도체 디바이스는 또한, 상기 임피던스 수단이 결합되는 반도체 기판을 가지며, 이 반도체 기판은 다수의 반도체 요소를 갖는다. 한 실시예에서, 상기 임피던스 수단은 캐패시터이며, 상기 접할 패드는 이 캐패시터의 제1전도 플레이트로서 제공된다. 상기 바람직하지 않은 신호 성분은 신호의 직류 성분이다. 상기 반도체 디바이스는 큰 별개의 임피던스 수단(즉 별개의 캐패시터)을 이용하지 않고 여타 반도체 장치와 통신을 원활하게 한다.

Description

AC결합 회로를 가지는 반도체 디바이스.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따라 이루어진 IC의 범용 성분을 도시한다, 제3도는 본 발명에 따라 이루어진 집적 회로 칩의 제1예시적인 실시예의 부분 단면도.

Claims (15)

  1. (a) 다수의 반도체 요소를 가진는 반도체 기판; 및 (b) 상기 반도체 기판에 결합되어, 접합 패드를 구비하며, 바람직하지 않은 신호 성분을 감소시키는 임피던스 수단을 구비하는 것을 특징으로 하는 반도체 디바이스.
  2. 제1항에 있어서, 상기 임피던스 수단은 캐패시터와 상기 개패시터의 제1전도 플레이트로서 제공되는 상기 접합 패드를 구비하는 것을 특징으로 하는 반도체 디바이스.
  3. 제2항에 있어서, 상기 바람직하지 않은 신호 성분인 상기 신호의 직류 성분인 것을 특징으로 하는 반도체 디바이스.
  4. (a) (1) 다수의 반도체 요소를 가지는 반도체 기판; 및 (2) 상기 반도체 기판에 결합되어, 접합 패드를 구비하며, 바람직하지 않은 신호 성분을 감소시키는 임피던스 수단을 구비하는 반도체 디바이스; 및 (b) 상기 반도체 디바이스와 통신하기 위하여 상기 접합 패드와 결합된 통신 포트를 구비하는, 상기 반도체 디바이스를 패키지하기 위한 하우징 수단을 구비하는 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서, 상기 임피던스 수단은 캐패시터와 상기 개패시터의 제1전도 플레이트로서 제공되는 상기 접합 패드를 구비하는 것을 특징으로 하는 집적 회로.
  6. 제5항에 있어서, 상기 바람직하지 않은 신호 성분은 상기 신호의 직류 성분인 것을 특징으로 하는 직접 회로.
  7. (a) 다수의 반도체 요소를 가지는 반도체 기판; (b) 상기 반도체 기판에 결합된 캐패시터를 구비하는 반도체 디바이스로서, 상기 캐패시터는 (1) 상기 다수의 반도체 요소에서 한 요소와 저항성을 가지고 결합된 제1전도 플레이트; (2) 적어도 상기 제1전도 플래이트의 한부분 상에 배치된 용량성 부분을 구비하는 유전층; 및 (3) 제2전도 플레이트로 제공되는 접합 패드로서, 적어도 상기 접합 패드의 한 부분은 상기 유전층의 상기 용량성 부분상에 배치되는 접합 패드를 구비하는 것을 특징으로 하는 반도체 디바이스.
  8. 제7항에 있어서, 상기 제1전도 기판은 단락 회로로서, 상기 요소와 저항성을 가지고 결합하는 것을 특징으로 하는 반도체 디바이스.
  9. (a) 다수의 반도체 요소를 가지는 반도체 기판; (b) 상기 반도체 기판에 결합된 캐패시터를 구비하는 반도체 디바이스로서, 상기 캐패시터는 (1) 접합 패드 지역과 용량성 지역을 구비한 제1전도 플레이트 ; (2) 제1부분과 제 2부분을 구비하는 유전층으로서, 상기 제1부분은 적어도 상기 용량성 지역의 한 부분상에 배치되며, 상기 제2부분은 적어도 상기 접합 패드 지역의 한 부분상에 배치되는 유전층; (3) 상기 제1전도 플레이트에 저항성을 가지고 결합되는 결합 패드로서, 적어도 상기 결합 패드의 한 부분은 적어도 상기 제2부분의 한 부분상에 배치되는 접합 패드; 및 (4) 상기 다수의 반도체 요소의 한 요소에 저항성을 가지고 결합된 제2전도 플레이트로서, 적어도 상기 제2전도 플레이트의 한 부분은 적어도 상기 제1부분의 한 부분상에 배치되는 제2전도 플레이트를 구비하는 것을 특징으로 하는 반도체 디바이스.
  10. 제9항에 있어서, 상기 제1전도 플레이트는 단락 회로로서 상기 접합 패드에 저항성을 가지고 결합되며, 상기 제2전도 플레이트는 단락 회로로서 상기 요소와 저항성을 가지고 결합되는 것을 특징으로 하는 반도체 디바이스.
  11. (a) 다수의 반도체 요소를 가지는 반도체 기판을 구비하며 상기 반도체 기판에 결합된 캐패시터; 및 (b) 상기 반도체 디바이스와 통신하기 위한 상기 접합 패드에 결합된 통신 포트를 구비하는 상기 반도체 디바이스를 패키지하기 위한 하우징 수단을 구비하는 직접 회로로서, 상기 캐패시터는 (1) 상기 다수의 반도체 요소에서 한 요소에 저항성을 가지고 결합된 제1전도 플레이트; (2) 적어도 상기 제1전도 플레이트의 한 부분상에 배치된 용량성 부분을 구비하는 유전층; 및 (3) 제2전도 플레이트로서 제공되는 접합 패드로서, 적어도 상기 접합 패드의 한 부분은 상기 유전층의 상기 용량성 부분상에 배치되는 접합 패드를 구비하는 것을 특징으로 하는 집적 회로.
  12. 제11항에 있어서, 보유한 상기 수단들은 플라스틱 패키지를 구비하는 것을 특징으로 하는 집적 회로.
  13. 제11항에 있어서, 상기 전도 플레이트는 단락 회로로서 상기 요소와 저항성을 가지고 결합되는 것을 특징으로 하는 집적 회로.
  14. (a) 다수의 반도체 요소를 가지는 반도체 기판을 구비하며 상기 반도체 기판에 결합된 캐패시터 ; 및 (b) 상기 반도체 디바이스와 통신하기 위한 상기 접합 패드에 결합된 통신 포트를 구비하는 상기 반도체 디바이스를 패키지하기 위한 하우징 수단을 구비하는 집적 회로로서, 상기 캐패시터는 (1) 접합 패드 지역과 용량성 지역을 구비하는 제1전도 플레이트; (2) 제1부분과 제2부분을 구비하는 유전층으로서, 상기 제1부분은 적어도 상기 용량성 지역의 한 부분상에 배치되며, 상기 제2부분은 적어도 상기 접합 패드 지역의 한 부분상에 배치되는 유전층; (3) 상기 제1전도 플레이트에 저항성을 가지고 결합되는 결합 패드로서, 적어도 상기 결합 패드의 한 부분은 적어도 상기 제2부분의 한 부분상에 배치되는 접합 패드; 및 (4) 상기 다수의 반도체 요소의 한 요소에 저항성을 가지고 결합된 제2전도 플레이트로서, 적어도 상기 제2전도 프레이트의 한 부분은 적어도 상기 제1부분의 한 부분상에 배치되는 제2전도 플레이트를 구비하는 것을 특징으로 하는 집적 회로.
  15. 제14항에 있어서, 상기 제1전도 플레이트는 단락 회로로서 상기 접합 패드에 저항성을 가지고 결합되며, 상기 제2전도 플레이트는 단락 회로로서 상기 요소와 저항성을 가지고 결합되는 것을 특징으로 하는 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018643A 1995-05-30 1996-05-30 Ac 결합 회로를 가지는 반도체 디바이스 KR960043151A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US45404995A 1995-05-30 1995-05-30
US454,049 1995-05-30

Publications (1)

Publication Number Publication Date
KR960043151A true KR960043151A (ko) 1996-12-23

Family

ID=23803086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018643A KR960043151A (ko) 1995-05-30 1996-05-30 Ac 결합 회로를 가지는 반도체 디바이스

Country Status (4)

Country Link
EP (1) EP0746024A3 (ko)
JP (1) JPH08330525A (ko)
KR (1) KR960043151A (ko)
TW (1) TW291595B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167827A (ja) * 1995-12-14 1997-06-24 Tokai Rika Co Ltd 半導体装置
KR19990072936A (ko) * 1998-02-27 1999-09-27 가나이 쓰도무 아이솔레이터및그것을사용하는모뎀장치
KR100294449B1 (ko) * 1998-07-15 2001-07-12 윤종용 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치
FR2925980B1 (fr) * 2007-12-28 2010-06-04 St Microelectronics Sa Plot de contact electrique
GB2491111B (en) * 2011-05-19 2015-08-19 Oxford Instr Nanotechnology Tools Ltd Charge-sensitive amplifier
US9768737B2 (en) 2012-08-02 2017-09-19 Horiba, Ltd. Amplifier and radiation detector
JP6149503B2 (ja) * 2013-05-17 2017-06-21 住友電気工業株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134951A (ja) * 1984-07-26 1986-02-19 Toshiba Corp 半導体装置の容量評価用モニタ部
JPS63184358A (ja) * 1987-01-27 1988-07-29 Oki Electric Ind Co Ltd 半導体集積回路
JPH02304963A (ja) * 1989-05-19 1990-12-18 Nec Corp 半導体集積回路装置
FR2714528B1 (fr) * 1993-12-27 1996-03-15 Sgs Thomson Microelectronics Structure de test de circuit intégré.

Also Published As

Publication number Publication date
JPH08330525A (ja) 1996-12-13
TW291595B (ko) 1996-11-21
EP0746024A2 (en) 1996-12-04
EP0746024A3 (en) 1997-03-26

Similar Documents

Publication Publication Date Title
KR940012587A (ko) 반도체 집적회로장치
KR970030749A (ko) 집적 회로 패키지
KR870010628A (ko) 반도체 장치
KR950007059A (ko) 집적 회로
KR960035987A (ko) 반도체장치
KR960028732A (ko) 칩 접속구조
KR950030325A (ko) 반도체 패키지
KR940022812A (ko) 반도체장치용 패키지 및 반도체장치
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
TW375694B (en) Tape carrier package and liquid crystal display device
EP0996154A4 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT SUBSTRATE AND ELECTRONIC DEVICE
KR940012602A (ko) 반도체 장치
KR970023907A (ko) 반도체 장치
KR930024140A (ko) 반도체장치 및 그 제조방법
KR960043151A (ko) Ac 결합 회로를 가지는 반도체 디바이스
KR920022431A (ko) 반도체 장치용 패키지
KR970008550A (ko) 정전 파괴 보호 회로를 구비한 반도체 디바이스
KR900013654A (ko) 반도체 장치
TW373312B (en) Semiconductor device, circuit board and combination of semiconductor device and circuit board
WO2004015773A3 (de) Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen
KR930022539A (ko) 수지 봉지형 반도체 장치
KR920007093A (ko) 하이브리드형 반도체장치
KR100281986B1 (ko) 집적 회로 디바이스의 전기적 잡음을 감소시키기 위한 구조물 및 이의 감소 방법
KR960019683A (ko) 반도체 장치
KR930007920Y1 (ko) 양면 박막회로판을 갖는 이중 패키지 구조

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid