JPS6134951A - 半導体装置の容量評価用モニタ部 - Google Patents
半導体装置の容量評価用モニタ部Info
- Publication number
- JPS6134951A JPS6134951A JP15607184A JP15607184A JPS6134951A JP S6134951 A JPS6134951 A JP S6134951A JP 15607184 A JP15607184 A JP 15607184A JP 15607184 A JP15607184 A JP 15607184A JP S6134951 A JPS6134951 A JP S6134951A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- monitor section
- semiconductor device
- capacitance
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置における種々の容量を評価するため
に半導体装置に形成される容量評価用モニタ部κ関する
。
に半導体装置に形成される容量評価用モニタ部κ関する
。
半導体装置における、たとえば配線用半導体層の接合容
量を評価したい場合には、上記正規の接合容量部と同様
の構造および測定電極数シ出し用・千ッド部を有するモ
ニタ部を上記半導体装置に設けておき、この容量評価用
モニタ部の容量を測定することが行なわれている。
量を評価したい場合には、上記正規の接合容量部と同様
の構造および測定電極数シ出し用・千ッド部を有するモ
ニタ部を上記半導体装置に設けておき、この容量評価用
モニタ部の容量を測定することが行なわれている。
第４図はこの種の接合容量評価用モニタ部の従来例を示
しておシ、１はたとえばｐ型シリコン基板、２は上記基
板表面の一部に砒素がドーグされてなるｎ増、３は基板
表面に形成された絶縁層、４は上記絶縁層３内で前記ｎ
″Ｍ２上に形成されたコンタクトホール、５は上記コン
タクトホール４内に形成されると共にこれと一体的に絶
縁層３上の一部に形成された金属配線（たとえばアルミ
ニウム）、６は上記配線５上および前記絶縁層３上に形
成された絶縁層、７は上記配線６の電極数シ出し用・４
７２部５′と外部電極（図示せず）とを接続するために
上記パッド部り′上で絶縁層６内に開けられた孔である
。
しておシ、１はたとえばｐ型シリコン基板、２は上記基
板表面の一部に砒素がドーグされてなるｎ増、３は基板
表面に形成された絶縁層、４は上記絶縁層３内で前記ｎ
″Ｍ２上に形成されたコンタクトホール、５は上記コン
タクトホール４内に形成されると共にこれと一体的に絶
縁層３上の一部に形成された金属配線（たとえばアルミ
ニウム）、６は上記配線５上および前記絶縁層３上に形
成された絶縁層、７は上記配線６の電極数シ出し用・４
７２部５′と外部電極（図示せず）とを接続するために
上記パッド部り′上で絶縁層６内に開けられた孔である
。
ここで、上記モニタ部におけるｎ十層２と基板ｌとの間
の接合容量Ｃｊが評価の目的である。
の接合容量Ｃｊが評価の目的である。
上記モニタ部における静電容量Ｃの測定は、配線５の・
ぐラド部５′の電位を一定に固定し、基板電極取り出し
用・やッｌ′（図示せず）に印加する基板電位Ｖ８ＵＢ
ｔ−微少に変化させたとき・平ッド部５′から流れ込ん
でくる電荷ΔＱＰＡＤ ’に測定することによシ、 で求められる。ここで、ΔｖｓＵＢはｖＢＵＩｌの微少
変化量である。
ぐラド部５′の電位を一定に固定し、基板電極取り出し
用・やッｌ′（図示せず）に印加する基板電位Ｖ８ＵＢ
ｔ−微少に変化させたとき・平ッド部５′から流れ込ん
でくる電荷ΔＱＰＡＤ ’に測定することによシ、 で求められる。ここで、ΔｖｓＵＢはｖＢＵＩｌの微少
変化量である。
ところで、上記モニタ部には配線５と基板１との間に浮
遊容量Ｃ，が存在しておシ、第５図に示すように・ぐラ
ド部５′と基板電極１′との間には接合容量Ｃｊと浮遊
容量Ｃ１とが並列に接続されている。つまり、前述した
ような測定に求められるＣは Ｃ＝ Ｃｊ十Ｃ。
遊容量Ｃ，が存在しておシ、第５図に示すように・ぐラ
ド部５′と基板電極１′との間には接合容量Ｃｊと浮遊
容量Ｃ１とが並列に接続されている。つまり、前述した
ような測定に求められるＣは Ｃ＝ Ｃｊ十Ｃ。
で与えられ、誤差分としてＣ８を含むＣｊｆ測定したこ
とになる。この場合、寄生容量ｃ町の大きさは、たとえ
ばパッド部５′の大きさを１００μｍ×１００μｍ、絶
縁層３の厚さｆ Ｉ ｋｍとすると約３４５ ｆＦ （
１ｆＦは１Ｏ−１５Ｆ−ｔ”あル）トする。したがって
、評価目的の接合容量Ｃｊが上記浮遊容量Ｃｓよシ小さ
い微細容量である場合には、上記モニタ部の構造では測
定精度が著しく不足し、測定が不可能である。
とになる。この場合、寄生容量ｃ町の大きさは、たとえ
ばパッド部５′の大きさを１００μｍ×１００μｍ、絶
縁層３の厚さｆ Ｉ ｋｍとすると約３４５ ｆＦ （
１ｆＦは１Ｏ−１５Ｆ−ｔ”あル）トする。したがって
、評価目的の接合容量Ｃｊが上記浮遊容量Ｃｓよシ小さ
い微細容量である場合には、上記モニタ部の構造では測
定精度が著しく不足し、測定が不可能である。
本発明は上記の事情に鑑みてなされたもので、半導体装
置における微細な容量でも高精度の測定を可能とする半
導体装置の容量評価用モニタ部を提供するものである。
置における微細な容量でも高精度の測定を可能とする半
導体装置の容量評価用モニタ部を提供するものである。
即ち、本発明は、半導体装置における所定の２個の部位
（たとえば半導体基板とその表面の一部に形成された配
線用導電層）間の容量を評価するために、上記正規の部
位とは別個に正規の部位と同様の構造を有すると共にそ
の２個の各部位に独立した電位を印加し得るように少な
くとも一個の・ぐラドが形成されてなる半導体装置の容
量評価用モニタ部において、このモニタ部の一方の部位
に接続された・ぐラドもしくはこの・中ラドと上記一方
の部位との間の配線の少なくとも一部と他方の部位との
間の絶縁層内に導電層を形成し、この導電層に接続され
た・り、ドを形成し、この・ぐラドにも上記モニタ部の
２個の部位の印加電位とは独立した電位を印加し得るよ
うに構成してなることを特徴とするものである。
（たとえば半導体基板とその表面の一部に形成された配
線用導電層）間の容量を評価するために、上記正規の部
位とは別個に正規の部位と同様の構造を有すると共にそ
の２個の各部位に独立した電位を印加し得るように少な
くとも一個の・ぐラドが形成されてなる半導体装置の容
量評価用モニタ部において、このモニタ部の一方の部位
に接続された・ぐラドもしくはこの・中ラドと上記一方
の部位との間の配線の少なくとも一部と他方の部位との
間の絶縁層内に導電層を形成し、この導電層に接続され
た・り、ドを形成し、この・ぐラドにも上記モニタ部の
２個の部位の印加電位とは独立した電位を印加し得るよ
うに構成してなることを特徴とするものである。
したがって＼導電層に一定電位を印加しておくことによ
って、前記モニタ部の一方の部位に接続された・母、ド
あるいは配線と他方の部位との間の静電遮蔽が行なわれ
、この２個の部位間の容量が微細であっても正確な測定
が可能となる。
って、前記モニタ部の一方の部位に接続された・母、ド
あるいは配線と他方の部位との間の静電遮蔽が行なわれ
、この２個の部位間の容量が微細であっても正確な測定
が可能となる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図に示す接合容量評価用モ二タ部は、第４図を
参照して前述した従来例に比べて導電層１０およびその
電極数シ出し用の第２０ノ４ツドノノが付加形成されて
いる点が構造的に異なシ、これに伴って製造プロセスが
若干異なっておシ、その他は同じであるので第４図中と
同一部分には同一符号を付してその説明を省略する。
る。第１図に示す接合容量評価用モ二タ部は、第４図を
参照して前述した従来例に比べて導電層１０およびその
電極数シ出し用の第２０ノ４ツドノノが付加形成されて
いる点が構造的に異なシ、これに伴って製造プロセスが
若干異なっておシ、その他は同じであるので第４図中と
同一部分には同一符号を付してその説明を省略する。
即ち、上記導電層１０は前記配線５の一部（本例ではパ
ッド部５′ヲ含む）と基板１との両者間全静電遮蔽する
ために、上記両者間の絶縁層３′内に形成されてお）、
これはたとえば不純物としてリンがドープされた多結晶
シリコン層からなる。前記第２のノ（ラド１）は上記導
電層１０に一定電位を与えるために必要であって、上記
導電層１０の一端部上方で絶縁層３′上に設けられてお
夛、その下方でコンタクトホール部１１′を通じて導電
層１０に接続されており、たとえばアルミニウムからな
る。そして、この第２のパッド１１上の絶縁層６′には
外部接続のために必要な孔１２が設けられている。
ッド部５′ヲ含む）と基板１との両者間全静電遮蔽する
ために、上記両者間の絶縁層３′内に形成されてお）、
これはたとえば不純物としてリンがドープされた多結晶
シリコン層からなる。前記第２のノ（ラド１）は上記導
電層１０に一定電位を与えるために必要であって、上記
導電層１０の一端部上方で絶縁層３′上に設けられてお
夛、その下方でコンタクトホール部１１′を通じて導電
層１０に接続されており、たとえばアルミニウムからな
る。そして、この第２のパッド１１上の絶縁層６′には
外部接続のために必要な孔１２が設けられている。
上記構成のモニタ部において、ｎ＋７ｉｉｆｆと基板１
との藺の接合容量（評価目的）’ｋｃｊ、配線５と導電
層１０との間の容量をＣＡ、導電層１０と基板１との間
の容量をＣ８で表わすと、これらの回路接続は第２図の
よう々等価回路で示される。
との藺の接合容量（評価目的）’ｋｃｊ、配線５と導電
層１０との間の容量をＣＡ、導電層１０と基板１との間
の容量をＣ８で表わすと、これらの回路接続は第２図の
よう々等価回路で示される。
即ち、第１のパッド（前記配線５のパッド部）５′と基
板電極１′との間には前記ＣＡとＣ５とが直列に接続さ
れると共にこれらに並列に前記Ｃｊが接続されてお）、
上記ＣＡとＣＢとの接続点に第２のノ４ッド１ノが接続
されている。
板電極１′との間には前記ＣＡとＣ５とが直列に接続さ
れると共にこれらに並列に前記Ｃｊが接続されてお）、
上記ＣＡとＣＢとの接続点に第２のノ４ッド１ノが接続
されている。
いま、第１のパッド５′および第２の・そラド１１をそ
れぞれ独立に一定の電位を与えて固定し、基板電位Ｖ８
ＵＩｌを微少に変化させたとき第１のパッド５′から流
れ込んでくる電荷ΔＱＰＡＤ、ヲ測定することによシ、
第１のパッド５′と基板１との間の静電容量 を求めることができる。この場合、ｖｓＵ］］の微少変
化量ΔｖｇＵ］Ｉに対して、ＣＢとＣｊとは電荷の充放
電が行なわれるが、ＣＡの両端の電位は一定なのでＣＡ
への充放電は行なわれない。したがって、上記ΔＱＰＡ
Ｄ１はＣｊの電荷量変化に対応しておシ、上記Ｃ′は接
合容量Ｃｊヲ表わしておシ、誤差として浮遊容量分が含
まれてはいないので微細な接合容量ＣｊＯ高精度測定が
可能になる。
れぞれ独立に一定の電位を与えて固定し、基板電位Ｖ８
ＵＩｌを微少に変化させたとき第１のパッド５′から流
れ込んでくる電荷ΔＱＰＡＤ、ヲ測定することによシ、
第１のパッド５′と基板１との間の静電容量 を求めることができる。この場合、ｖｓＵ］］の微少変
化量ΔｖｇＵ］Ｉに対して、ＣＢとＣｊとは電荷の充放
電が行なわれるが、ＣＡの両端の電位は一定なのでＣＡ
への充放電は行なわれない。したがって、上記ΔＱＰＡ
Ｄ１はＣｊの電荷量変化に対応しておシ、上記Ｃ′は接
合容量Ｃｊヲ表わしておシ、誤差として浮遊容量分が含
まれてはいないので微細な接合容量ＣｊＯ高精度測定が
可能になる。
なお、上記導電層１０は配線５と基板１との間を完全に
は遮蔽していないので、測定容量Ｃ′に誤差として浮遊
容量分が全く含まれていないわけではない。しかし、実
測の結果、従来例ではＣ，＃ ３４５ ｆＦであったも
のが本例では配線・基板間の浮遊容量が０．３ ｆＦ
（従来例の約１／１００のであシ、導電層１０による浮
遊容量の低減効果は非常に大きい。
は遮蔽していないので、測定容量Ｃ′に誤差として浮遊
容量分が全く含まれていないわけではない。しかし、実
測の結果、従来例ではＣ，＃ ３４５ ｆＦであったも
のが本例では配線・基板間の浮遊容量が０．３ ｆＦ
（従来例の約１／１００のであシ、導電層１０による浮
遊容量の低減効果は非常に大きい。
また、上記実施例は従来例に比べて絶縁層３′内に導電
層１０ｆ形成するプロセスを追加する必要があるが、こ
れは通常のＭＯＳ−ＬＳＩ製造プロセスで容易に実現で
きるので、上記モニタ部全 □採用可能な半導体装置
の適用範囲は広い。
層１０ｆ形成するプロセスを追加する必要があるが、こ
れは通常のＭＯＳ−ＬＳＩ製造プロセスで容易に実現で
きるので、上記モニタ部全 □採用可能な半導体装置
の適用範囲は広い。
なお、本発明は上記接合容量に限られるものではなく、
半導体装置における他の容量、たとえばＭＯＳトランジ
スタの容量を評価するためのモニタ部とか配線間容量を
評価するためのモニタ部などにも応用可能である。即ち
、たとえばＮチャネルＭＯＳ ）ランジスタの電極接合
容量評価用モニタ部を構成するには、ＭＯＳ （絶縁ダ
ート型）トランジスタのたとえばソース領域を上記実施
例のｎ１２に対応させて上記実施例と同様に配線５、導
電層１０、第２のパッド１１等を設ければよい。第３図
は、配線間容量評価用モニタ部の一例を示しておシ、絶
縁層３′内の第１層、第２層目の多結晶シリコン配線３
１．３２に各対応して接続された第１．第２のアルミニ
ウム配線ｓｓ、ｓ４が上記絶縁層３′上に形成されてい
る場合に、上記多結晶シリコン配線３１゜３２間容量Ｃ
Ｘ′ｔ−評価するために不要となる第１層目の多結晶シ
リコン配線３１と第２のアルミニウム配線３４との間の
浮遊容量Ｃｓ’ｅ低減するために導電層３５を介在させ
て、その電極パッド（図示せず）から独立の一定電位を
与え得るようにしたものである。
半導体装置における他の容量、たとえばＭＯＳトランジ
スタの容量を評価するためのモニタ部とか配線間容量を
評価するためのモニタ部などにも応用可能である。即ち
、たとえばＮチャネルＭＯＳ ）ランジスタの電極接合
容量評価用モニタ部を構成するには、ＭＯＳ （絶縁ダ
ート型）トランジスタのたとえばソース領域を上記実施
例のｎ１２に対応させて上記実施例と同様に配線５、導
電層１０、第２のパッド１１等を設ければよい。第３図
は、配線間容量評価用モニタ部の一例を示しておシ、絶
縁層３′内の第１層、第２層目の多結晶シリコン配線３
１．３２に各対応して接続された第１．第２のアルミニ
ウム配線ｓｓ、ｓ４が上記絶縁層３′上に形成されてい
る場合に、上記多結晶シリコン配線３１゜３２間容量Ｃ
Ｘ′ｔ−評価するために不要となる第１層目の多結晶シ
リコン配線３１と第２のアルミニウム配線３４との間の
浮遊容量Ｃｓ’ｅ低減するために導電層３５を介在させ
て、その電極パッド（図示せず）から独立の一定電位を
与え得るようにしたものである。
上述したように本発明の半導体装置の容量評価用モニタ
部によれば、接合容量、配線容量などの評価目的とする
容量の測定に際して浮遊容量が非常に小さくなるように
低減でき、上記容量が微細であっても高精度の測定が可
能となる利点がある。
部によれば、接合容量、配線容量などの評価目的とする
容量の測定に際して浮遊容量が非常に小さくなるように
低減でき、上記容量が微細であっても高精度の測定が可
能となる利点がある。
第１図は本発明に係る半導体装置の容量評価用モニタ部
の一実施例を示す断面図、第２図は第１図のモニタ部の
等価回路図、第３図は本発明の他の実施例を示す断面図
、第４図は従来例を示す断面図、第５図は第４図のモニ
タ部の等価回路図である。 １・・・半導体基板、１′・・・基板電極、２〜・・不
純物層、３／、６／・・・絶縁層、５．３３．３４・・
・アルミニウム配線、５′・・・・４２１部（第１の・
母、ド）、１０．３５・・・導電層、１１・・・第２の
パラｐ、ｓ１゜３２・・・多結晶シリコン配線、Ｃｊ・
・・接合容量、ｃｘ・・・配線間容量、Ｃｓ、 ＣＡ、
ＣＢ・・・浮遊容量。 出願人代理人 弁理士 鈴 江 武 彦第３図 第４図 第５図 ｓｕｓ
の一実施例を示す断面図、第２図は第１図のモニタ部の
等価回路図、第３図は本発明の他の実施例を示す断面図
、第４図は従来例を示す断面図、第５図は第４図のモニ
タ部の等価回路図である。 １・・・半導体基板、１′・・・基板電極、２〜・・不
純物層、３／、６／・・・絶縁層、５．３３．３４・・
・アルミニウム配線、５′・・・・４２１部（第１の・
母、ド）、１０．３５・・・導電層、１１・・・第２の
パラｐ、ｓ１゜３２・・・多結晶シリコン配線、Ｃｊ・
・・接合容量、ｃｘ・・・配線間容量、Ｃｓ、 ＣＡ、
ＣＢ・・・浮遊容量。 出願人代理人 弁理士 鈴 江 武 彦第３図 第４図 第５図 ｓｕｓ
Claims (5)
- （１）半導体装置における所定の２個の部位間の容量を
評価するために、上記正規の部位とは別個に正規の部位
と同様の構造を有すると共にその２個の部位に独立した
電位を印加し得るように少なくとも１個のパッドが形成
されてなる半導体装置の容量評価用モニタ部において、
モニタ部の一方の部位に接続されたパッドもしくはこの
パッドと上記一方の部位との間の配線の少なくとも一部
と他方の部位との間の絶縁層内に導電層が形成され、こ
の導電層に接続されたパッドが形成され、このパッドに
は前記モニタ部の２個の部位の印加電位とは独立した電
位を印加し得るように構成されたことを特徴とする半導
体装置用の容量評価用モニタ部。 - （２）前記２個の部位は、半導体基板と、その基板表面
の一部に設けられた配線用不純物層であることを特徴と
する前記特許請求の範囲第１項記載の半導体装置の容量
評価用モニタ部。 - （３）前記２個の部位は、半導体基板と、その基板表面
に形成されたＭＯＳトランジスタの一方の電極領域であ
ることを特徴とする前記特許請求の範囲第１項記載の半
導体装置の容量評価用モニタ部。 - （４）前記２個の部位は、半導体基板上の絶縁層内に形
成された２層の配線であることを特徴とする前記特許請
求の範囲第１項記載の半導体装置の容量評価用モニタ部
。 - （５）前記導電層は、不純物がドープされた多結晶シリ
コンであることを特徴とする前記特許請求の範囲第１項
記載の半導体装置の容量評価用モニタ部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15607184A JPS6134951A (ja) | 1984-07-26 | 1984-07-26 | 半導体装置の容量評価用モニタ部 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15607184A JPS6134951A (ja) | 1984-07-26 | 1984-07-26 | 半導体装置の容量評価用モニタ部 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6134951A true JPS6134951A (ja) | 1986-02-19 |
Family
ID=15619665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15607184A Pending JPS6134951A (ja) | 1984-07-26 | 1984-07-26 | 半導体装置の容量評価用モニタ部 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134951A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220454A (ja) * | 1988-12-22 | 1990-09-03 | Internatl Business Mach Corp <Ibm> | 薄膜配線のためのプロセス・モニタを有する装置および方法 |
| EP0746024A3 (en) * | 1995-05-30 | 1997-03-26 | At & T Corp | Semiconductor device with integrated AC coupling circuit |
| US5892266A (en) * | 1996-05-30 | 1999-04-06 | Sumitomo Metal Industries, Ltd. | Layout structure of capacitive element(s) and interconnections in a semiconductor |
| US20190150632A1 (en) * | 2017-11-17 | 2019-05-23 | Purple Innovation, Llc | Mattresses including an elastomeric cushioning element and a pocketed coil layer and related methods |
-
1984
- 1984-07-26 JP JP15607184A patent/JPS6134951A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220454A (ja) * | 1988-12-22 | 1990-09-03 | Internatl Business Mach Corp <Ibm> | 薄膜配線のためのプロセス・モニタを有する装置および方法 |
| EP0746024A3 (en) * | 1995-05-30 | 1997-03-26 | At & T Corp | Semiconductor device with integrated AC coupling circuit |
| US5892266A (en) * | 1996-05-30 | 1999-04-06 | Sumitomo Metal Industries, Ltd. | Layout structure of capacitive element(s) and interconnections in a semiconductor |
| US20190150632A1 (en) * | 2017-11-17 | 2019-05-23 | Purple Innovation, Llc | Mattresses including an elastomeric cushioning element and a pocketed coil layer and related methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7934429B2 (en) | Stress-distribution detecting semiconductor package group and detection method of stress distribution in semiconductor package using the same | |
| USRE46486E1 (en) | Semiconductor pressure sensor | |
| US6404222B1 (en) | Chip capacitance measurement circuit | |
| US20220178863A1 (en) | Sensor | |
| JPS6134951A (ja) | 半導体装置の容量評価用モニタ部 | |
| US20150221713A1 (en) | Voltage and temperature independent mim capacitors | |
| JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
| JP3388805B2 (ja) | 集積化電圧分割器 | |
| JP2006506801A (ja) | 周波数に独立な分圧器 | |
| US6756792B2 (en) | Apparatus for measuring parasitic capacitances on an integrated circuit | |
| JPS6211501B2 (ja) | ||
| US5663574A (en) | Power semiconductor component with monolithically integrated sensor arrangement as well as manufacture and employment thereof | |
| JP3182079B2 (ja) | 半導体装置の容量素子の配線構造 | |
| JPH0974122A (ja) | 半導体装置における容量測定パターン及び容量測定方法 | |
| US20040008037A1 (en) | Capacity measuring device and capacity measuring method | |
| JP2008198832A (ja) | 素子特性測定回路及び半導体装置 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| US7141864B2 (en) | Grouped capacitive element | |
| US20230046754A1 (en) | Semiconductor base plate and test method thereof | |
| TW541426B (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| US20050012179A1 (en) | Semiconductor device | |
| US7292455B2 (en) | Multilayered power supply line for semiconductor integrated circuit and layout method thereof | |
| US7130181B2 (en) | Semiconductor device | |
| US20030098695A1 (en) | Circuit and method for measuring capacitance | |
| WO2023015581A1 (zh) | 半导体基板及其测试方法 |