KR960039269A - 반도체 소자의 소자분리막 형성방법 - Google Patents
반도체 소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR960039269A KR960039269A KR1019950007836A KR19950007836A KR960039269A KR 960039269 A KR960039269 A KR 960039269A KR 1019950007836 A KR1019950007836 A KR 1019950007836A KR 19950007836 A KR19950007836 A KR 19950007836A KR 960039269 A KR960039269 A KR 960039269A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nitride film
- oxide film
- device isolation
- silicon substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract 9
- 239000010703 silicon Substances 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 8
- 229920005591 polysilicon Polymers 0.000 claims abstract 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 238000005121 nitriding Methods 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims 8
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 125000006850 spacer group Chemical group 0.000 claims 3
- 238000010405 reoxidation reaction Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 238000009279 wet oxidation reaction Methods 0.000 claims 1
- 241000293849 Cordylanthus Species 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 폴리실리콘층의 일부가 산화되는 것을 방지하기 위하여 질화막을 이용하여 폴리실리콘층을 밀폐(Sealing)시키고 실리콘기판에 소정깊이의 트랜치(Trench)를 형성한 후 노출된 실리콘기판을 질화시켜 얇은 질화막을 형성하므로써 버즈빅(Bird's Beak)의 길이를 최소화시킬 수 있도록 반도체 소자의 소자분리막 형성방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 제2I도는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 소자의 단면도.
Claims (4)
- 반도체 소자의 소자분리막 형성방법에 있어서, 실리콘기판상에 패드산화막, 폴리실리콘층 및 제1질화막을 순차적으로 형성한 후 소자분리마스크를 이용한 사진 및 식각공정을 거쳐 소자 분리영역의 실리콘기판이 노출되도록 상기 제1질화막, 폴리실리콘층 및 패드산화막을 순차적으로 제거하는 단계와, 상기 단계로 부터 등방성 식각방법을 이용하여 상기 패드산화막의 양측부를 소정깊이 식각한 후 재산화공정을 실시하여 상기 폴리실리콘층 하부의 노출된 부분 및 실리콘기판에 산화막을 형성하는 단계와, 상기 단계로 부터 등방성식각방법을 이용하여 상기 폴리실리콘층의 양측부를 소정깊이 식각한 후 전체상부면에 제2질화막을 형성시키는 단계와, 상기 단계로 부터 상기 소자분리영역의 실리콘기판이 노출되도록 전면식각공정으로 상기 제2질화막을 식각하여 상기 제1질화막, 폴리실리콘층, 패드산화막 및 산화막의 측벽에 제2질화막스페이서를 형성하는 단계와, 상기 단계로 부터 전체면에 감광막을 도포하고 상기 제2질화막 스페이서 양측부의 실리콘기판이 소정부분 노출되도록 상기 감광막을 패터닝한 후 상기 패터닝된 감광막을 마스크로 이용한 식각공정을 통해 노출된 실리콘기판에 트랜치를 형성하는 단계와, 상기 단계로 부터 상기 감광막을 제거하고 상기 트랜치를 포함하는 노출된 실리콘 기판의 표면을 질화시켜 얇은 제3질화막을 형성시키는 단계와, 상기 단계로 부터 고온에서 습식산화공정을 실시하여 소자분리막을 성장시킨 후 잔류되는 제1질화막, 제2질화막스페이서, 폴리실리콘층, 패드산화막 및 산화막을 순차적으로 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 패드산화막은 100 내지 200Å, 폴리실리콘층은 400 내지 600Å 그리고 제1질화막은 1000 내지 1500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 산화막은 10 내지 30Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 제2질화막은 500 내지 1000Å의 두께로 형성되며, 상기 제3질화막은 15 내지 20Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950007836A KR0146526B1 (ko) | 1995-04-04 | 1995-04-04 | 반도체 소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950007836A KR0146526B1 (ko) | 1995-04-04 | 1995-04-04 | 반도체 소자의 소자분리막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960039269A true KR960039269A (ko) | 1996-11-21 |
KR0146526B1 KR0146526B1 (ko) | 1998-11-02 |
Family
ID=19411523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950007836A KR0146526B1 (ko) | 1995-04-04 | 1995-04-04 | 반도체 소자의 소자분리막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0146526B1 (ko) |
-
1995
- 1995-04-04 KR KR1019950007836A patent/KR0146526B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0146526B1 (ko) | 1998-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970024021A (ko) | 반도체 장치의 제조 방법(method of manufacturing a semiconductor device) | |
KR950015715A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
KR960039269A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
KR960026585A (ko) | 반도체소자의 소자분리 산화막의 제조방법 | |
KR890004415A (ko) | 반도체장치의 소자 분리방법 | |
KR0168148B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR950021365A (ko) | 반도체 장치의 소자분리막 제조방법 | |
KR950021366A (ko) | 반도체 장치의 소자분리막 형성방법 | |
KR970003780A (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
KR960039272A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
KR960026578A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR970054111A (ko) | 반도체소자의 제조방법 | |
KR960043099A (ko) | 반도체 소자 격리방법 | |
KR960005936A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR960005937A (ko) | 반도체 소자의 격리영역 형성방법 | |
KR970053430A (ko) | Sepox법을 이용한 반도체장치의 소자분리방법 | |
KR980006040A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR970030644A (ko) | 반도체 소자의 스페이서 형성방법 | |
KR960026567A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR980006043A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
KR970023987A (ko) | 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device) | |
KR960002738A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR970030329A (ko) | 반도체장치의 패드폴리 형성방법 | |
KR960002739A (ko) | 반도체 소자의 필드 산화막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |