KR960036105A - 박막 집적 회로 - Google Patents

박막 집적 회로 Download PDF

Info

Publication number
KR960036105A
KR960036105A KR1019960009600A KR19960009600A KR960036105A KR 960036105 A KR960036105 A KR 960036105A KR 1019960009600 A KR1019960009600 A KR 1019960009600A KR 19960009600 A KR19960009600 A KR 19960009600A KR 960036105 A KR960036105 A KR 960036105A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
gate electrode
signal
gate
Prior art date
Application number
KR1019960009600A
Other languages
English (en)
Other versions
KR100219337B1 (ko
Inventor
가쯔유끼 후지꾸라
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960036105A publication Critical patent/KR960036105A/ko
Application granted granted Critical
Publication of KR100219337B1 publication Critical patent/KR100219337B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shift Register Type Memory (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

부트 스트랩 효과를 갖는 동적 동작을 위한 신호 전송 회로는 입력 트랜지스터(Tr11)및 부하(Z1)을 구동하기 위한 구동 트랜지스터(Tr12)로 형성된다. 리세팅 트랜지스터(Tr13)의 게이트 전극에, 포지티브전압(V1)과 네가티브 전압(V2)은 이 사이에 직렬 접속된 트랜지스터(Tr15및 Tr16) 및 시프트 펄스Ø1및 Ø2와 동기되는 펄스 Ø1R및 Ø2R에 의해서 시프트 펄스와 동기하여 50%의 듀티비로 번갈아 가며 인가된다. 출력(Q1)이 하이 레벨일 때, 트랜지스터(Tr14)는 도전 상태로 되어, 트랜지스터(Tr13)의 게이트 전압을 강제로 0이 되게함으로써 리세팅을 해제한다.

Description

박막 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발며의 제1실시예에 따른 박막 집적 회로에서 사용된 시프트 레지스터 회로를 도시한 회로도. 제7도는 본 발명의 제2실시예에 따른 박막 집적 회로에서 사용된 시프트 레지스터 회로를 도시한 회로도.

Claims (6)

  1. 박막 집적 회로에 있어서, 절연 기판 상에 설치된 박막 소자들로 구성된 복수의 회로;및 상기 복수의 회로를 각각 부하로서 취해. 개시 펄스의 입력에 의존해서 상기부하를 순차적으로 및 교대로 구동하는, 박막 트랜지스터들로 구성된 시프트 레지스터를 포함하며, 상기 시프트레지스터는 시프트 펄스를 사용하여 신호 입력점에 인가된 신호를 신호 출력점으로 전송하여 출력 신호에 의해서 상기 부하를 구동하는, 직렬로 접속된 복수의 신호 전송 회로, 및 상호 반대되는 위상의 시프트 펄스들을 상기 복수의 신호 전송 회로에 인가하고 이에 따라 얻어진 병렬 출력 신호로 상기 부하를 구동하는 구동회로를 포함하며, 상기 개개의 신호 전송 회로는 게이트 전극을 신호 입력점으로서 취하는입력 트랜지스터;상기 입력트랜지스터의 주(primary)전극 중 하나에 접속된 게이트 전극을 가지며, 상기 주 전극을 신호 출력점으로서 취하고, 이에 상기 부하가 접속되는 구동 트랜지스터;상기 구동 트랜지스터의 상기 게이트 전극에 관련된 용량의 전하 축적 작용 및 상기 구동 트랜지스터의 다른 주 전극에의 시프트 펄스 인가에 기초하여 부트 스트랩 효과(boot strap effect)를 갖는 동적 동작에 의해서, 상기 신호 입력점에 입력된 펄스 신호를 상기 신호 출력점으로 전송하는 신호 전송부;및 상기 구동 트랜지스터의 상기 게이트 전극에 접속된 한 주 전극을 가지며, 상기 구동트랜지스터가 차단(shut-off)상태에 있을 동안 차단 상태를 유지하는 리세팅 트랜지스터, 및 상기 리세팅 트랜지스터의 게이트 전극에 네가티브 극성의 전압을 포함하는 게이트 전압을 제공하기 위한 게이트 전압 제어 수단을 포함하는 리세팅부를 포함하는 것을 특징으로하는 박막 직접회로
  2. 제1항에 있어서, 상기 리세팅부의 상기 게이트 전압 제어 수단은 상기 개시 펄스에 동기하여 이 펄스와 동일 주파수로 50%의 듀티비를 갖는 포지티브(positive)전압 및 네가티브 전압을 교대로발생하는 제1전압 발생 수단;및 상기 구동 트랜지스터가 도통 상태가 있을 때. 상기 제1전압 발생수단의상기 출력점에서의 전위를 0전위로 강제적으로 설정하기 위한 제2전압 발생수단을 포함하는 것을 특징으로 하는 박막 집적 회로.
  3. 제2항에 있어서, 상기 리세팅부의 상기 게이트 전압 제어 수단은 포지티브 직류 전류 전압 공급 단자와 네가티브 직류 전류 전압 공급 단자간에 직렬 접속되며, 이 직렬 접점은 상기 리세팅 트랜지스터의 상기 게이트 전극에 접속되는 제1 및 제2트랜지스터;상기 제1 및 제2트랜지스터의 직렬 접속의 접점과 0 전위전간에 전류 경로를 설정하기 위해 접속된 제3트랜지스터;상기 시프트 펄스에 응답하여 상기 제1 및 제2트랜지스터를 교대로 도통 상태로 되게 하기 위해서, 상기 포지티브 직류 전압과 상기 네가티브 전류 전압에 의해 결정된 소정의 진폭을 갖는 상기 시프트 펄스에 동일 위상의 펄스 신호를 케이트 입력으로서 상기 제1트랜지스터에 인가하며, 상기 제1트랜지스터의 상기 게이트 전극에 반대되는 위상 및 동일 진폭의 펄스 신호를 상기 제2트랜지스터에 인가함으로써, 상기 포지티브 전압 및 상기 네가티브 전압을 상기 리세팅 트랜지스터의 상기 게이트 전극에 교대로 인가하는 수단; 및 상기 구동 트랜지스터가 도통 상태가 있을때 상기 제3트랜지스터를 도통 상태로 되게 하기 위해서 상기 신호 출력점에서의 신호를 상기 제3트랜지스터에 게이트 입력으로서 인가함으로써, 상기 리세팅 트랜지스터의 상기 게이트 전압을 0으로 강제적으로 설정하기 위한 수단을 포함하는 것을 특징으로 하는 박막 집적 회로
  4. 제3항에 있어서, 상기 리세팅부의 상기 게이트 전압 제어 수단은 상기 제3트랜지스터에 병렬로 접속된 제4트랜지스터를 가지며 상기 제4트랜지스터는 전단의 신호 회로의상기 신호 출력점에 접속된 게이트 전극을 갖는 것을 특징으로 하는 박막 집적 회로,
  5. 제3항에 있어서, 상기 리세팅부의 상기 게이트 전압 제어 수단은 상기 신호 출력점과 상기 0 전위 점간에 전류 경로를 설정하기 위해서 접속된 제5트랜지스터를 가지며, 상기 제5트랜지스터는 상기 제1및 제2트랜지스터의 상기 직렬 접점에 접속된 게이트 전극을 갖는 것을 특징으로 하는 박막 집적 회로
  6. 제4항에 있어서, 상기 리세팅부의 상기 게이트 전압 제어 수단은 상기 신호 출력점과 상기 0 전위 점간에 전류 경로를 설정하기 위해서 접속된 제5트랜지스터를 가지며, 상기 제5트랜지스터는 상기 제1및 제2트랜지스터의 상기 직렬 접점에 접속된 게이트 전극을 갖는 것을 특징으로 하는 박막 집적 회로
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960009600A 1995-03-31 1996-03-30 박막 집적 회로 KR100219337B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7075122A JP2708006B2 (ja) 1995-03-31 1995-03-31 薄膜集積回路
JP95-075122 1995-03-31

Publications (2)

Publication Number Publication Date
KR960036105A true KR960036105A (ko) 1996-10-28
KR100219337B1 KR100219337B1 (ko) 1999-09-01

Family

ID=13567090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009600A KR100219337B1 (ko) 1995-03-31 1996-03-30 박막 집적 회로

Country Status (3)

Country Link
US (1) US5631940A (ko)
JP (1) JP2708006B2 (ko)
KR (1) KR100219337B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19756039C2 (de) 1997-12-17 1999-12-02 Bosch Gmbh Robert Schaltungsanordnung als Teil eines Schieberegisters
JP3680601B2 (ja) * 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
GB2343310A (en) * 1998-10-27 2000-05-03 Sharp Kk Clock pulse generator for LCD
JP3873165B2 (ja) * 2000-06-06 2007-01-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
US7053945B1 (en) * 2000-07-26 2006-05-30 Micron Technolopgy, Inc. Image sensor having boosted reset
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
TW582005B (en) * 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
KR100857495B1 (ko) * 2002-07-06 2008-09-08 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 구동방법
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR100551734B1 (ko) * 2003-05-21 2006-02-13 비오이 하이디스 테크놀로지 주식회사 액정구동장치의 행구동회로에 사용되는 쉬프트 레지스터
US7053657B1 (en) 2003-06-26 2006-05-30 Cypress Semiconductor Corporation Dynamically biased wide swing level shifting circuit for high speed voltage protection input/outputs
JP4522057B2 (ja) * 2003-06-30 2010-08-11 三洋電機株式会社 表示装置
JP2006127630A (ja) 2004-10-28 2006-05-18 Alps Electric Co Ltd シフトレジスタ及び液晶ドライバ
KR101078454B1 (ko) * 2004-12-31 2011-10-31 엘지디스플레이 주식회사 잡음이 제거된 쉬프트레지스터구조 및 이를 구비한액정표시소자
US7286627B2 (en) * 2005-07-22 2007-10-23 Wintek Corporation Shift register circuit with high stability
TWI342544B (en) * 2006-06-30 2011-05-21 Wintek Corp Shift register
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US8494109B2 (en) 2010-03-19 2013-07-23 Sharp Kabushiki Kaisha Shift register
TWI421827B (zh) 2010-03-19 2014-01-01 Au Optronics Corp 移位暫存器
KR101911872B1 (ko) 2011-11-18 2018-10-26 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
CN104882108B (zh) * 2015-06-08 2017-03-29 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0530278A (ja) * 1991-07-22 1993-02-05 Hitachi Ltd 画像読み取り装置，ラインイメージセンサ及びシフトレジスタ
JP3189990B2 (ja) * 1991-09-27 2001-07-16 キヤノン株式会社 電子回路装置
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle

Also Published As

Publication number Publication date
JPH08273387A (ja) 1996-10-18
JP2708006B2 (ja) 1998-02-04
KR100219337B1 (ko) 1999-09-01
US5631940A (en) 1997-05-20

Similar Documents

Publication Publication Date Title
KR960036105A (ko) 박막 집적 회로
US6646469B2 (en) High voltage level shifter via capacitors
US3949242A (en) Logical circuit for generating an output having three voltage levels
US3988617A (en) Field effect transistor bias circuit
US4384287A (en) Inverter circuits using insulated gate field effect transistors
US4063117A (en) Circuit for increasing the output current in MOS transistors
KR950019867A (ko) 액정 디스플레이 장치
KR970031198A (ko) 내부전원회로(Internal Power Supply Circuit)
KR960035403A (ko) 박막 트랜지스터 액정 표시장치의 구동장치
JPH0887897A (ja) シフト・レジスタおよびスキャン・レジスタ
US4042838A (en) MOS inverting power driver circuit
KR950012313A (ko) 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터
JP3962953B2 (ja) レベルシフト回路及び該レベルシフト回路を備えた信号出力回路
KR970023419A (ko) 차지 펌프 회로
KR920010900A (ko) 반도체지연회로
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
KR930016805A (ko) 액티브 매트릭스 기판과 그의 구동방법
EP0103645A1 (en) Pulse generation circuit
US4048632A (en) Drive circuit for a display
KR920020717A (ko) 기판 바이어스 전압 발생 회로
US4219743A (en) Buffer circuit
KR870006721A (ko) 반도체 전자회로
KR920009031B1 (ko) 드라이버 회로
KR880001109A (ko) 집적논리회로
KR970017149A (ko) 다치 전압 출력 회로 및 액정 구동 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 17