KR970017149A - 다치 전압 출력 회로 및 액정 구동 회로 - Google Patents

다치 전압 출력 회로 및 액정 구동 회로 Download PDF

Info

Publication number
KR970017149A
KR970017149A KR1019960029673A KR19960029673A KR970017149A KR 970017149 A KR970017149 A KR 970017149A KR 1019960029673 A KR1019960029673 A KR 1019960029673A KR 19960029673 A KR19960029673 A KR 19960029673A KR 970017149 A KR970017149 A KR 970017149A
Authority
KR
South Korea
Prior art keywords
circuit
input signal
signal
channel transistor
voltage output
Prior art date
Application number
KR1019960029673A
Other languages
English (en)
Other versions
KR0181641B1 (ko
Inventor
아쯔시 나가이
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR970017149A publication Critical patent/KR970017149A/ko
Application granted granted Critical
Publication of KR0181641B1 publication Critical patent/KR0181641B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3692Details of drivers for data electrodes suitable for passive matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 입력되는 신호에 따라 복수의 전압으로부터 하나의 전압을 선택적으로 출력하는 다치 전압 출력회로 및 선택된 전압을 인가함으로써 액정 표시 판넬에 표시를 수행하는 액정 구동 회로에 관한 것이다.
본 발명의 목적은, 고내압 회로로서 형성되는 트랜지스터의 수를 적게 함으로써 반도체 칩의 면적을 작게 할 수 있는 다치 전압 출력 회로 및 액정 구동 회로를 제공하는데 있다.
신호 전극 구동 회로(11)는, 각 스위칭 제어 회로(12, 13)로 입려되는 반전 교류 신호(FRR)를 데이타 신호(DA)를 기초로 출력 버퍼 (14)에 포함되는 트랜지스터 (41∼44)로 선택적으로 입력하여 트랜지스터 (41∼44)중 어느 하나의 트랜지스터를 도통시켜 각 트랜지스(41∼44)에 각각 대응되어 있는 전압을 출력 단자(15)로부터 출력 한다.

Description

다치 전압 출력 회로 및 액정 구동 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1실시 형태에 따른 신호 전극 구동 회로(11)의 회로도.

Claims (6)

  1. 소정 시간마다, 제1전원 전위로부터 제2전원 전위로, 또는 제2전원 전위로부터 제1전원 전위로 레벨 천이 하는 제1입력 신호와, 상기 소정 기간보다 짧은 소정의 기준 시간마다 그 레벨이 상기 제1 및 제2전원 전위의 어느 한쪽으로 정해지는 제2입력 신호에 따라 복수의 전압중 하나의 전압을 선택적으로 출력하는 다치 전압 출력 회로에 있어서, 일단이 각각 상기 복수의 전압중 대응하는 전압에 접속되고, 다른단이 출력 단자에 공통 접속된 복수의 제1스위칭 소자 및, 상기 복수의 제1스위칭 소자중의 하나의 스위칭 소자를 도통 상태로 하고, 다른 스위칭 소자를 차단 상태로 하는 제어 신호를 출력하는 제어 회로를 구비하며, 상기 제어 회로는, 상기 각 제1스위칭 소자마다 종속 접속된 2개의 제2스위칭 소자로 이루어지고, 상기 제2입력 신호에 따라 어느 한쪽이 도통 상태로 됨과 동시에 그 일단에 상기 제1 또는 제2전원 전위가 공급되며, 다른단에는 상기 제1입력 신호가 공급되고, 그 접속점의 전위가 그 제1스위칭 소자의 제어 신호로 되는 논리 회로를 구비하는 것을 특징으로 하는 다치 전압 출력 회로.
  2. 제1항에 있어서, 소정값 이상의 전압에 접속되는 상기 제1스위칭 소자가, P채널 트랜지스터로 이루어지고, 또 그 P채널 트랜지스터로 제어 신호를 출력하는 상기 논리 회로가, 그 일단에 P채널 트랜지스터를 차단 상태로 하는 전원 전위가 공급된, P채널 트랜지스터의 종속 접속회로에 의해 구성되는 제1논리 회로로 이루어지며, 상기 소정값 미만의 전압에 접속되는 상기 제1스위칭 소자가, N채널 트랜지스터로 이루어지고, 또 그 N채널 트랜지스터로 제어 신호를 출력하는 상기 논리 회로가 그 일단에 N채널 트랜지스터를 차단 상태로 하는 전원 전위가 공급된, N채널 트랜지스터의 종속 접속 회로에 의해 구성되는 제2논리 회로로 이루어진 것을 특징으로 하는 다치 전압 출력 회로.
  3. 제2항에 있어서, 상기 제1논리 회로와 제2논리 회로를 상기 제1 및 제2전원 전위 사이에서 종속 접속하고, 그 접속점에 상기 제1입력 신호를 공급하여 이루어지는 것을 특징으로 하는 다치 전압 출력 회로.
  4. 제2항에 있어서, 상기 제1논리 회로의 다른단에 공급하는 제1입력 신호와, 상기 제2논리 회로의 다른단에 공급하는 제1입력 신호의 위상을 다르게 하고, 상기 제1입력 신호의 레벨 천이시에 모든 논리 회로의 양단 전압이 서로 같게 되는 기간을 설정하는 것을 특징으로 하는 다치 전압 출력 회로.
  5. 제1항 기재의 다치 전압 출력 회로에 있어서, 상기 제1입력 신호를, 프레임마다 레벨 천이하는 교류화신호로 하고, 상기 제2입력 신호를 표시 데이타에 따라서 레벨이 정해지는 데이타 신호로 한 것을 특징으로 하는 액정 세그먼트 구동 회로.
  6. 제1항 기재의 다치 전압 출력 회로에 있어서, 상기 제1입력 신호를, 프레임마다 레벨 천이하는 교류화 신호로 하고, 상기 제2입력 신호를 주사 타이밍 신호로 한 것을 특징으로 하는 액정 공통 구동 회로.
KR1019960029673A 1995-09-12 1996-07-23 다치 전압 출력 회로 및 액정 구동 회로 KR0181641B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-234322 1995-09-12
JP23432295 1995-09-12
JP24951295A JP3208296B2 (ja) 1995-09-12 1995-09-27 多値電圧出力回路および液晶駆動回路
JP95-249512 1995-09-27

Publications (2)

Publication Number Publication Date
KR970017149A true KR970017149A (ko) 1997-04-30
KR0181641B1 KR0181641B1 (ko) 1999-04-15

Family

ID=26531499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029673A KR0181641B1 (ko) 1995-09-12 1996-07-23 다치 전압 출력 회로 및 액정 구동 회로

Country Status (4)

Country Link
US (1) US5747979A (ko)
JP (1) JP3208296B2 (ko)
KR (1) KR0181641B1 (ko)
TW (1) TW301738B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532390B1 (ko) * 1998-08-10 2006-01-27 삼성전자주식회사 안정되게 디스플레이할 수 있는 액정표시장치및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137339A (en) * 1997-08-28 2000-10-24 Lucent Technologies Inc. High voltage integrated CMOS driver circuit
US6341083B1 (en) 2000-11-13 2002-01-22 International Business Machines Corporation CMOS SRAM cell with PFET passgate devices
US6563339B2 (en) * 2001-01-31 2003-05-13 Micron Technology, Inc. Multiple voltage supply switch
KR100602350B1 (ko) * 2004-03-31 2006-07-14 매그나칩 반도체 유한회사 다중 전압 출력 회로 및 다중 전압 출력 회로용 논리게이트 회로
US7469016B2 (en) 2004-12-03 2008-12-23 Panasonic Corporation Circuit for generating ternary signal
JP4803711B2 (ja) * 2005-08-25 2011-10-26 オンセミコンダクター・トレーディング・リミテッド Stn−lcdパネル用の駆動回路
KR102555509B1 (ko) * 2015-09-22 2023-07-17 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20170064632A (ko) * 2015-12-01 2017-06-12 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6471325A (en) * 1987-09-11 1989-03-16 Fujitsu Ltd Bipolar cmos inverter
US5265003A (en) * 1990-07-25 1993-11-23 Power Trends Miniaturized switching power supply with programmed level gate drive
JPH0546113A (ja) * 1991-08-16 1993-02-26 Nec Corp 半導体集積回路
US5506493A (en) * 1992-11-10 1996-04-09 Motorola, Inc. Switching regulator and amplifier system
JP3038094B2 (ja) * 1992-12-24 2000-05-08 三菱電機株式会社 半導体集積回路装置の出力回路
JP2814905B2 (ja) * 1993-12-28 1998-10-27 日本電気株式会社 ドライバ/レシーバ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532390B1 (ko) * 1998-08-10 2006-01-27 삼성전자주식회사 안정되게 디스플레이할 수 있는 액정표시장치및 방법

Also Published As

Publication number Publication date
US5747979A (en) 1998-05-05
KR0181641B1 (ko) 1999-04-15
TW301738B (ko) 1997-04-01
JP3208296B2 (ja) 2001-09-10
JPH09138669A (ja) 1997-05-27

Similar Documents

Publication Publication Date Title
US7271793B2 (en) Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
KR100297140B1 (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
KR100218506B1 (ko) 액정 표시 장치용 레벨 시프트 회로
KR100574363B1 (ko) 레벨 쉬프터를 내장한 쉬프트 레지스터
US6995757B2 (en) Level converter circuit and a liquid crystal display device employing the same
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
US4063117A (en) Circuit for increasing the output current in MOS transistors
JPH0887897A (ja) シフト・レジスタおよびスキャン・レジスタ
JP2003248470A (ja) レベル・シフタを内蔵したシフト・レジスタ
KR950012313A (ko) 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터
KR950007462B1 (ko) 멀티모드 입력회로
KR100995637B1 (ko) 쉬프트 레지스터
KR910013535A (ko) 반도체 집적회로
US6275210B1 (en) Liquid crystal display device and driver circuit thereof
KR960009413A (ko) 디지탈 전압 시프터 및 이를 이용한 시스템
KR20010088371A (ko) 지연 회로
KR970017149A (ko) 다치 전압 출력 회로 및 액정 구동 회로
US6157228A (en) Data line driving circuit formed by a TFT based on polycrystalline silicon
US20030117207A1 (en) Level shifter having plurality of outputs
KR100707022B1 (ko) 액정표시장치
JP3063568B2 (ja) 半導体装置およびこれを用いた表示駆動装置
US20030222701A1 (en) Level shifter having plurality of outputs
JP2000049584A (ja) レベルシフト回路を備えた電圧出力回路
KR100600087B1 (ko) 레벨 쉬프터와 그를 내장한 쉬프트 레지스터
US4085460A (en) Decoder buffer circuit for MNOS memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee