KR960030438A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR960030438A
KR960030438A KR1019960001502A KR19960001502A KR960030438A KR 960030438 A KR960030438 A KR 960030438A KR 1019960001502 A KR1019960001502 A KR 1019960001502A KR 19960001502 A KR19960001502 A KR 19960001502A KR 960030438 A KR960030438 A KR 960030438A
Authority
KR
South Korea
Prior art keywords
groove
forming
formation region
insulating film
field oxide
Prior art date
Application number
KR1019960001502A
Other languages
English (en)
Other versions
KR100227766B1 (ko
Inventor
도루 야마자끼
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960030438A publication Critical patent/KR960030438A/ko
Application granted granted Critical
Publication of KR100227766B1 publication Critical patent/KR100227766B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 U홈 분리의 충전을 용이하게 하여, 제조 공정을 간략화할 수 있도록 하는 것을 목적으로 한다.
U홈(11)에는 바이폴라 트랜지스터 상에 형성되는 층간 절연막(12,13)이 매설·충전된다.
그리고, 바이폴라 트랜지스터는 반도체 기판(1)의 주면 상에 구성되어 있고, U홈(11) 및 채널 스토퍼(4)에 의해 다른 소자로부터 분리된다.

Description

반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 제1실시예에 따른 바이폴라 트랜지스터의 구성을 도시하는 단면도.

Claims (6)

  1. 반도체 기판 상의 소자 형성 영역 주변에 형성된 필드 산화막, 절연막이 매설되고, 상기 필드 산화막과 함께 상기 소자 형성 영역을 분리하기 위하 U홈을 갖고, 상기 절연막은 상기 소자 형성 영역 상에 형성된 소자 상부의 층간 절연막으로 연속하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 U홈은 상기 필드 산화막에 관통하도록 형성되어 있는 것을 특징으로 하는 반도체 장치
  3. 제1항에 있어서, 상기 U홈은 상기 필드 산화막에 끼워지도록 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 U홈 내의 절연막 상부가 상기 소자에 접속하는 전극과 동일 한 재료로 매립되는 것을 특징으로 하는 반도체 장치.
  5. 반도체 기판 상에 소자 형성 영역을 둘러싸도록 필드 산화막을 형성하는 제1공정과, 상기 반도체 기판의 소자 형성 영역에 불순물 확산 영역을 형성하여 이것에 접속하는 전극을 형성함으로서 소자를 형성하는 제2공정과, 상기 소자 형성 영역 주변에 U홈을 형성하는 제3공정과, 상기 소자 상부에 층간 절연막을 형성함과 동시에 상기 U홈 내에 상기 층간 절연막을 매설하는 제4공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제5항에 있어서, 상기 제4공정 후, 상기 소자 상부의 상기 층간 절연막의 소정 영역을 에칭 제거하여 개구부를 형성하는 제5공정과, 상기 개구부와 U홈 상부에 선택적으로 전극 재료로 이루어지는 막을 형성하고, 상기 U홈 내의 절연막 상부가 상기 전극 재료로 매립되는 제6공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960001502A 1995-01-24 1996-01-24 반도체 장치 및 그 제조 방법 KR100227766B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-008959 1995-01-24
JP00895995A JP3180599B2 (ja) 1995-01-24 1995-01-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR960030438A true KR960030438A (ko) 1996-08-17
KR100227766B1 KR100227766B1 (ko) 1999-11-01

Family

ID=11707216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001502A KR100227766B1 (ko) 1995-01-24 1996-01-24 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US5789769A (ko)
EP (1) EP0724291B1 (ko)
JP (1) JP3180599B2 (ko)
KR (1) KR100227766B1 (ko)
DE (1) DE69634394D1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750091B1 (en) 1996-03-01 2004-06-15 Micron Technology Diode formation method
US6184105B1 (en) * 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
SE512813C2 (sv) 1997-05-23 2000-05-15 Ericsson Telefon Ab L M Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
US6271070B2 (en) 1997-12-25 2001-08-07 Matsushita Electronics Corporation Method of manufacturing semiconductor device
KR100249025B1 (ko) * 1998-03-06 2000-03-15 김영환 반도체장치의 소자분리방법
KR100285701B1 (ko) * 1998-06-29 2001-04-02 윤종용 트렌치격리의제조방법및그구조
US6346737B1 (en) * 1998-07-02 2002-02-12 Advanced Micro Devices, Inc. Shallow trench isolation process particularly suited for high voltage circuits
FR2782842B1 (fr) * 1998-08-25 2003-09-05 Commissariat Energie Atomique Dispositif comportant des composants electroniques dans des regions mutuellement insolees d'une couche de materiau semi-conducteur et procede de fabrication d'un tel dispositif
JP2000133700A (ja) * 1998-10-22 2000-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6720041B2 (en) 1998-11-20 2004-04-13 Canon Kabushiki Kaisha Recording medium, and method for producing image using the same
US6190954B1 (en) * 1999-01-11 2001-02-20 Taiwan Semiconductor Manufacturing Company Robust latchup-immune CMOS structure
US6225674B1 (en) 1999-04-02 2001-05-01 Motorola, Inc. Semiconductor structure and method of manufacture
US6399506B2 (en) * 1999-04-07 2002-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for planarizing an oxide layer
AU4820100A (en) * 1999-05-06 2000-11-21 Cp Clare Corporation Mosfet with field reducing trenches in body region
WO2001022493A1 (en) * 1999-09-23 2001-03-29 C.P. Clare Corporation Integrated high voltage capacitive coupling circuit using bonded and trenched isolated wafer technology
KR20010038438A (ko) * 1999-10-25 2001-05-15 황인길 반도체 소자 제조방법
EP1161769A1 (en) * 1999-12-24 2001-12-12 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising semiconductor elements formed in a top layer of a silicon wafer situated on a buried insulating layer
US6660664B1 (en) * 2000-03-31 2003-12-09 International Business Machines Corp. Structure and method for formation of a blocked silicide resistor
US6313007B1 (en) 2000-06-07 2001-11-06 Agere Systems Guardian Corp. Semiconductor device, trench isolation structure and methods of formations
US8090928B2 (en) * 2002-06-28 2012-01-03 Intellectual Ventures I Llc Methods and apparatus for processing scalar and vector instructions
TW557529B (en) * 2002-07-15 2003-10-11 Nanya Technology Corp Method of measuring a resistance in a deep trench
JP4684523B2 (ja) * 2002-09-09 2011-05-18 株式会社デンソー 半導体装置の製造方法
CN100407441C (zh) 2003-09-25 2008-07-30 松下电器产业株式会社 半导体器件及其制造方法
CN100446198C (zh) * 2005-12-09 2008-12-24 上海华虹Nec电子有限公司 大功率mos器件防止钴污染的方法
KR100672682B1 (ko) * 2005-12-28 2007-01-24 동부일렉트로닉스 주식회사 바이폴라트랜지스터의 제조방법
JP5463698B2 (ja) * 2009-03-12 2014-04-09 富士電機株式会社 半導体素子、半導体装置および半導体素子の製造方法
KR101821413B1 (ko) 2011-09-26 2018-01-24 매그나칩 반도체 유한회사 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법
US20140147985A1 (en) * 2012-11-29 2014-05-29 Freescale Semiconductor, Inc. Methods for the fabrication of semiconductor devices including sub-isolation buried layers
KR102057340B1 (ko) 2013-03-29 2019-12-19 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
CN106449759B (zh) * 2016-11-11 2019-08-02 电子科技大学 隔离型ldmos结构及其制造方法
CN106409914B (zh) * 2016-11-11 2019-08-23 电子科技大学 隔离型ldmos结构及其制造方法
CN113496939A (zh) * 2020-04-03 2021-10-12 无锡华润上华科技有限公司 一种半导体器件及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818289A (en) * 1972-04-10 1974-06-18 Raytheon Co Semiconductor integrated circuit structures
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS6083346A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体集積回路装置
JPS6130046A (ja) * 1984-07-23 1986-02-12 Nec Corp 半導体集積回路装置の製造方法
US4954459A (en) * 1988-05-12 1990-09-04 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
JPH03276680A (ja) * 1990-03-26 1991-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH03290961A (ja) * 1990-04-06 1991-12-20 Nec Corp 相補型ゲートアレー
US5306940A (en) * 1990-10-22 1994-04-26 Nec Corporation Semiconductor device including a locos type field oxide film and a U trench penetrating the locos film
JPH04326549A (ja) * 1991-04-26 1992-11-16 Nec Corp 半導体装置
JP2853931B2 (ja) * 1992-03-03 1999-02-03 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
EP0724291A3 (en) 1998-03-11
DE69634394D1 (de) 2005-04-07
EP0724291B1 (en) 2005-03-02
JPH08203994A (ja) 1996-08-09
JP3180599B2 (ja) 2001-06-25
KR100227766B1 (ko) 1999-11-01
US5789769A (en) 1998-08-04
EP0724291A2 (en) 1996-07-31
US5966598A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
KR960030438A (ko) 반도체 장치 및 그 제조 방법
KR950021600A (ko) 반도체 집적회로장치 및 그 제조방법
KR950007022A (ko) 개선된 소오스-하이 성능을 갖는 실리콘 절연체의 트랜지스터
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR890011103A (ko) 반도체 집적회로장치의 제조방법
KR970060510A (ko) 반도체 장치 및 그 제조 방법
KR850003068A (ko) 반도체 집적 회로 및 그 제조 방법
KR890013796A (ko) 반도체장치 및 그 제조방법
KR970052023A (ko) 에스 오 아이 소자 및 그의 제조방법
KR960019497A (ko) Soi 구조를 가지는 반도체장치 및 그의 제조방법
KR850006775A (ko) 반도체 장치의 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR950012686A (ko) 반도체장치 및 그 제조방법
KR910016061A (ko) 반도체장치 및 그 제조방법
KR960035966A (ko) 유전체분리 반도체장치 및 그 제조방법
JPH07202203A (ja) 高電圧用半導体素子
KR890008918A (ko) 반도체장치 및 그 제조방법
JPH07142731A (ja) パワーデバイスおよびそれを形成するための方法
JP3217552B2 (ja) 横型高耐圧半導体素子
JPS61119072A (ja) 半導体容量装置
JP2002141517A (ja) 半導体装置
KR880010508A (ko) 반도체장치와 그 제조방법
JPH03155659A (ja) 半導体装置
JPH01293661A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030723

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee