JPS61119072A - 半導体容量装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は特に０Ｍ０８回路におけるデプレッション型容
量装置を備えた半導体容量装置に関する。

［発明の技術的背景］ 従来の０Ｍ０８回路に形成されるデプレッション型の容
量装置は、第３図に断面構造を示すように、ｐ型半導体
基板１１と、ゲートＮ極１２と、ゲート絶縁体層１３と
、このゲート絶縁体層１３の周囲の半導体基板１１主表
面に設けられたｎ＋拡散部１４と、さらにこのｎ＋拡散
Ｍ１４を結んでゲート絶縁体層１３下に形成されたｎ−
領域１５とによって構成されている。そしてゲート電極
１２とｎ＋拡散層１４が、この容量装置の両極として使
用される。また各部分の不純物濃度はそれぞれ、ｐ型半
導体基板１１が１０”　７ｃｍ３　、ｎ”拡散部１４が
１０”／Ｃｍ’、ｎ−領域１５が１０”　８．、’Ｃｍ
３である。

このようなデプレッション型（Ｄ型）ＭＯ８容量装置の
形成は、エンハンスメント型（Ｅ型）ＭＯ８容置装置と
共に行なわれる。エンハンスメント型ＭＯ８容置装置の
構造は、Ｍ４図に示すように上記デプレッション型に設
けられているｎ”領域１５を有していない点を除いては
、デプレッション型の場合と同様である。これらのＭＯ
８容１［置の製造は、まずｐ型半導体基板１１の主表面
に素子分離酸化膜１６を形成した後、Ｄ型のｎ−領域１
５を形成するためのｎ型不純物のイオン注入を行なう。

このイオン注入は、Ｄ型部分に対してのみ行なうので、
ここでは、Ｅ型となる部分を覆うＤインプラ用（デプレ
ッションイオン注入用）のマスク（図示せず）を使用し
なければならない。その後このマスクを除去して、ゲー
ト絶縁体層１３およびゲート電極１２を順に形成する。

そしてｎ＋拡散領域１４を形成して、エンハンスメント
型およびデプレッション型のＭＯ８Ｏ８容量装置成する
。

第５図は、エンハンスメント型およびデプレッション型
ＭＯ３容量装置それぞれにおけるゲート電圧Ｖａと容Ｉ
Ｃとの関係を示している。この図のように両容ｌ装置は
各々、固有のゲート１４１圧ｔｉｌｌ　Ｖ　ｔをもち、
共にＶａ＞Ｖｔになると容ＩＣが増加する。ここでデプ
レッション型のものは、第３図や第４図に示したように
ゲート絶縁体層１３下にｎ−領域１５を有しているので
、ＶＴ＜ＯでありＶａ＝Ｏでも大きい容量を示すことが
できる。一方エンハンスメント型では、ＶＴ＞Ｏなので
Ｖａ＝○における容量は小さい。そして回路の動作上、
エンハンスメント型とデプレッション型の両方のＭＯ８
容量装置が要求される。

［背景技術の問題点］ 上述した従来のデプレッション型ＭＯ８＄！装置におい
ては、第３図のようにｎ＋拡散部１４がｐ型半導体基板
１１と接している。このためゲート電極１２とｎ４″拡
散部１４の間に電圧を印加すると、ｎ１拡散部１４とｐ
型半導体基板１１の接合部分に大きな寄生容量が生じ、
この寄生容量が容量損失の原因となる。

また、従来のデプレッション型Ｍｏｓ＠量装置の形成に
際しては、前述のようにＤインプラ用のマスクを使用し
たイオン注入を行なわなければならない。

［発明の目的コ した・かって本発明の目的は、上記問題点を解決してｎ
“拡散部と、ｐ型半導体基板との奇生容量が小ざく、ま
たＤインプラ用（デプレッションイオン注入用）のマス
クを使用したイオン注入を行なわずに製造することがで
きるデプレッション型ＭｏＳ容置装冒を備えた半導体容
量装置を提供することである。

［発明の概要］ すなわち本発明に係る半導体容量装置に形成されるデプ
レッション型ＭＯ８容量装置は、ｎ＋拡散部が低濃度の
ｎ型ウェルの中に配されている。

このウェルは、従来の容量装置のｎ−領域の作用をする
とともにｎ＋拡散部と基板とを分離するので、この容量
装置ではｎ＋拡散部と基板の間に奇生容量は生じず、ウ
ェルと基板の間に寄生容量が生じるが、これは従来の容
量装置におけるｎ“拡散部と基板との間の奇生容量に比
べて小さいものである。またこのウェルは、ＣＭＯ８集
積回路の製造過程で必ず形成されているものなので、特
別な工程を設けることなく形成することができる。

し発明の実施例コ 以下に図面を参照して、本発明の一実施例に係る半導体
容量装置を説明する。第１図は、そのデプレッション型
ＭＯ８容量装置の部分を示しており、まずｐ型半導体基
板１１の主表面に低濃度のｎ型ウェル１７が形成されて
いる。そし°ζ、このウェル１７の主表面部分にｎ＋拡
散部１４が形成され、ｎ“拡散部１４はこのウェル１７
によって基板１１と分離されている。また、露出したウ
ェル１７の主表面上には、ゲート絶縁体層１３を介して
ゲート電極１２が形成されており、このゲート電極１２
とｎ＋拡散層１４がこの容量装置の両極として使用され
る。なお各部分の不純物濃度は、たとえばｐ型半導体基
板１１が１０１５／ｃｍ３　、ｎ”拡散部１４が１０２
０／Ｃｍ３、ｎ型ウェル１７が１０１　”　／Ｃｍ３で
ある。

ここで、ウェル１７は従来のデプレッション型ＭＯ８容
量装置（第３図）のｎ−領域１５に対応するので、この
実施例に挙げたＭＯ８容量装置のゲート閾電圧値ＶＴは
Ｑ以下であり、デプレッション型容量装置の条件を満た
している。

このように構成される一ζ導体容量装置において、ｎ＋
領域１４はｎ型ウェル１７によって基板１１から完全に
分離されているので、−圧を印加した時、ｎ“拡散部一
基板間に寄生容量・、生じることはない。

またウェル１７と基板１１の間にも〜」１が存在するが
、これも従来のｎ＋拡散部と基、゛　の間の容量、また
ｎ−領域と基板との間の容量に比・＼−充分小さくされ
ている。すなわち基板１１の濃度が１０１Ｓ／Ｃｍ３の
場合、従来のｎ−領域１５の濃度が１１０１８７０ｍ３
であるのに対して、ウェル１７の濃度は１０ｆ　６７０
ｍ３で基板１１との不純物の濃度差が小さいのでここに
生じる寄生容量値も小さい。

次に第２図を参照して、上記実施例に係るデプレッショ
ン型（ｎ型）ＭＯ３容量装置をエンハンスメント型（Ｅ
型）ＭＯ８容量装置と共に製造する方法を説明する。ま
ず第２図（Ａ）のように、ｐ型半導体基板１１の主表面
のデプレッション型容量装置が形成される部分にｎ型ウ
ェル１７を形成し、その後素子分離領域１６を形成する
。

ここで上記のようなウェルは、０Ｍ０８回路における各
種の半導体素子の構成に必須な領域なので基板には多数
形成されるが、従来は、デプレッション型およびエンハ
ンスメント型容壷装置が形成される部分には、このウェ
ル形成用のｎ型不純物が入らないようにされていた。し
かしこの実施例では、半導体基板１１の主表面に各種半
導体素子用のウェル（図示せず）を形成する際に、デプ
レッション型容量装置形成部分にもウェル１７が形成さ
れるようにする。また、ここで形成されたウェル１７は
、前述したように従来のデプレッション型容最装置のＮ
”領域１５の機能を有する。したがって、このウェル１
１を形成することによって、Ｄインプラ用マスクを使用
するイオン注入を行なう必要がなくなる。

このようなウェル１７が形成された後、第２図（Ｂ）の
ようにゲート絶縁体層１３を形成し、その上に導電体か
ら成るゲート電極１２を形成する。

そして、第２図（Ｃ）のように、ゲート絶縁体層１３の
周囲にｎ型不純物を導入してｎ＋領域１４を形成するこ
とにより、エンハンスメント型（Ｅ型）ＭＯ３容量装置
とデプレッション型（ｎ型）ＭＯ８容量装置とが同時に
形成される。

なお上記実施例では、ｐ型の半導体基板にｎ型のウェル
および拡散部が形成されたＮチャネルの容量装置につい
て説明したが、不純物のｐ型およびｎ型を逆にしてＰチ
ャネルの容量装置を構成することもできる。その場合は
、ｎ型の半導体基板にｐ型のウェルおよび拡散部を形成
する。

Ｕ発明の効果コ 以上のように本発明に係る半導体容量装置は、ｎ＋拡散
部がｎ型ウェル中に配され基板と分離されているので、
ｎ＋拡散部と基板との間に寄生容量が生じず、ウェルと
基板との間の寄生容量は十分小さい。またこのウェルは
、従来のデプレッションイオン注入用マスクを使用する
イオン注入工程を経ずに形成されるので、この種の容量
装置の生産性を効果的に向上させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る半導体容量装置の断面
を示す図、第２図は上記容量装置の製造方法を説明する
図、第３図および第４図はそれぞれ従来の容量装置を説
明する図、第５図は容量装置における容量とゲート電圧
との関係を示す図である。 １１・・・基板、１２・・・ゲート電惨、１３・・・ゲ
ート絶縁体層、１４・・・ｎ＋拡散部、１５・・・ｎ−
領域、１６・・・素子分離領域、１７・・・ウェル。 第１区 第２図

Claims (1)

【特許請求の範囲】
1. 　第１導電型の半導体基板と、この半導体基板の主表面
   に形成された第２導電型のウェルと、このウェルの範囲
   内に含まれるようにその主表面に形成されこのウェルに
   よつて上記半導体基板と分離されている第２導電型の拡
   散層とを備え、この拡散層を一方の電極とし、上記ウェ
   ルの主表面上に絶縁体層を介して形成された導電体層を
   他方の電極とする半導体容量装置。