JPS6361790B2 - - Google Patents
Info
- Publication number
- JPS6361790B2 JPS6361790B2 JP59002470A JP247084A JPS6361790B2 JP S6361790 B2 JPS6361790 B2 JP S6361790B2 JP 59002470 A JP59002470 A JP 59002470A JP 247084 A JP247084 A JP 247084A JP S6361790 B2 JPS6361790 B2 JP S6361790B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- junction
- semiconductor substrate
- voltage
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 23
- 230000015556 catabolic process Effects 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 27
- 239000010408 film Substances 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は静電耐圧の高い半導体可変容量素子に
関する。
関する。
従来、半導体基板表面に絶縁膜で覆われ外部よ
り絶縁された浮遊電極を持ち、該浮遊電極に蓄積
した電荷によつて容量を可変する半導体可変容量
素子では、外部から加わる異常電圧（ノイズ電
圧）に極めて弱かつた。特に、容量を可変する電
圧を印加する電極（可変電極）は正負いずれの電
圧も印加できる必要から、従来から知られている
クランプダイオードを用いたMOS素子の保護回
路が利用できず極めて弱かつた。
り絶縁された浮遊電極を持ち、該浮遊電極に蓄積
した電荷によつて容量を可変する半導体可変容量
素子では、外部から加わる異常電圧（ノイズ電
圧）に極めて弱かつた。特に、容量を可変する電
圧を印加する電極（可変電極）は正負いずれの電
圧も印加できる必要から、従来から知られている
クランプダイオードを用いたMOS素子の保護回
路が利用できず極めて弱かつた。
従来の半導体可変容量素子でまつたく保護をし
ない場合、放置しておくだけで、容量の変化や、
容量値が可変できなくなる不良が多発した。その
原因は可変電極がノイズに弱いためで、可変電極
と外部端子間に第１図に示す抵抗１，２とNPN
構造の容量３，４とで構成された積分回路と入力
インピータンスを低げる低抗５とからなる保護回
路を挿入することによつて、飛躍的に向上した。
この保護回路によつて実験的レベルでの使用にお
いては、ノイズによる不良の発生はなくなつた
が、ノイズレベルが高く、その管理の因難な量産
時には耐ノイズ性が不足で、この静電耐圧（耐ノ
イズ性）の不足が半導体可変容量素子の実用化を
妨げている最大の要因であつた。
ない場合、放置しておくだけで、容量の変化や、
容量値が可変できなくなる不良が多発した。その
原因は可変電極がノイズに弱いためで、可変電極
と外部端子間に第１図に示す抵抗１，２とNPN
構造の容量３，４とで構成された積分回路と入力
インピータンスを低げる低抗５とからなる保護回
路を挿入することによつて、飛躍的に向上した。
この保護回路によつて実験的レベルでの使用にお
いては、ノイズによる不良の発生はなくなつた
が、ノイズレベルが高く、その管理の因難な量産
時には耐ノイズ性が不足で、この静電耐圧（耐ノ
イズ性）の不足が半導体可変容量素子の実用化を
妨げている最大の要因であつた。
本発明は前記従来の半導体可変容量素子の欠点
である静電耐圧を向上させて、より実用的で量産
性にすぐれた半導体可変容量素子を実現するもの
である。
である静電耐圧を向上させて、より実用的で量産
性にすぐれた半導体可変容量素子を実現するもの
である。
以下、本発明の詳細を図面を用いて説明する。
第２図は、本発明の第１実施例の半導体可変容
量素子の断面図である。１１はｎ型半導体基板、
１２は絶縁膜で覆われ外部から絶縁されている浮
遊電極、１３は浮遊電極の電位を安定させるシー
ルド電極、１４は容量電極を基板と分離するため
のＰウエル拡散領域、１５はＰウエル拡散領域１
４内にあるｎ型拡散領域、１６はＰウエル１４の
基板表面の周囲にあるＰ＋拡散領域のチヤネルカ
ツトで、Ｐウエル１４と該ｎ型拡散領域１５とシ
ールド電極１３とを接続して容量電極２０が構成
されている。１７はＰウエル１４の周囲を囲むｎ
＋拡散領域のチヤネルカツトで、Ｐ＋チヤネルカ
ツト１６とｎ＋チヤネルカツト１７との距離２２
は4μｍ以内と近接している。１８は容量電極と
なるｎ型拡散領域、１９は該ｎ型拡散領域１８を
基板１１から分離するＰ型拡散領域である。２１
はｎ型拡散領域１８から引き出された可変電極
で、可変電極と外部端子との間には、第１図に示
した保護回路が挿入されている。
量素子の断面図である。１１はｎ型半導体基板、
１２は絶縁膜で覆われ外部から絶縁されている浮
遊電極、１３は浮遊電極の電位を安定させるシー
ルド電極、１４は容量電極を基板と分離するため
のＰウエル拡散領域、１５はＰウエル拡散領域１
４内にあるｎ型拡散領域、１６はＰウエル１４の
基板表面の周囲にあるＰ＋拡散領域のチヤネルカ
ツトで、Ｐウエル１４と該ｎ型拡散領域１５とシ
ールド電極１３とを接続して容量電極２０が構成
されている。１７はＰウエル１４の周囲を囲むｎ
＋拡散領域のチヤネルカツトで、Ｐ＋チヤネルカ
ツト１６とｎ＋チヤネルカツト１７との距離２２
は4μｍ以内と近接している。１８は容量電極と
なるｎ型拡散領域、１９は該ｎ型拡散領域１８を
基板１１から分離するＰ型拡散領域である。２１
はｎ型拡散領域１８から引き出された可変電極
で、可変電極と外部端子との間には、第１図に示
した保護回路が挿入されている。
第３図は、第２図に示した第１の実施例の半導
体可変容量素子の等価回路を示す図面である。３
１はｎ型拡散領域１８とＰ型拡散領域１９と基板
１１とからなるnPn構造からなる部分で、３２は
浮遊電極１２と可変電極となるｎ型拡散領域１８
との容量で、３３は浮遊電極１２とシールド電極
１３との容量で、３４は浮遊電極１２と容量電極
となるｎ型拡散領域１５との容量、３５は浮遊電
極１２と基板１１との表面との容量で、３６は浮
遊電極１２に蓄積された電荷量によつて可変する
空乏層容量で、３７は容量電極を構成するＰ型拡
散領域１４，１６と基板１７とのPn接合である。
半導体可変容量素子の可変電圧の効率を良くする
ため、容量３３，３４，３５，３６およびPn接
合３７の容量に比べて、容量３２の容量値は小さ
く設計されている。したがつて、ノイズ電圧が可
変電極２１に発生した場合、その電圧はほとんど
容量３２に加わる。すなわち、容量３２を構成す
る浮遊電極１２とｎ型拡散領域１８との間の薄い
絶縁膜部分にきわめて高いノイズ電圧が加わるは
ずであり、ノイズによる破壊は上述の薄い絶縁膜
で最初に起きると想像され、Ｐ＋拡散領域１６と
ｎ＋拡散領域１７とのPn接合耐圧には無関係の
現象と推測されていた。
体可変容量素子の等価回路を示す図面である。３
１はｎ型拡散領域１８とＰ型拡散領域１９と基板
１１とからなるnPn構造からなる部分で、３２は
浮遊電極１２と可変電極となるｎ型拡散領域１８
との容量で、３３は浮遊電極１２とシールド電極
１３との容量で、３４は浮遊電極１２と容量電極
となるｎ型拡散領域１５との容量、３５は浮遊電
極１２と基板１１との表面との容量で、３６は浮
遊電極１２に蓄積された電荷量によつて可変する
空乏層容量で、３７は容量電極を構成するＰ型拡
散領域１４，１６と基板１７とのPn接合である。
半導体可変容量素子の可変電圧の効率を良くする
ため、容量３３，３４，３５，３６およびPn接
合３７の容量に比べて、容量３２の容量値は小さ
く設計されている。したがつて、ノイズ電圧が可
変電極２１に発生した場合、その電圧はほとんど
容量３２に加わる。すなわち、容量３２を構成す
る浮遊電極１２とｎ型拡散領域１８との間の薄い
絶縁膜部分にきわめて高いノイズ電圧が加わるは
ずであり、ノイズによる破壊は上述の薄い絶縁膜
で最初に起きると想像され、Ｐ＋拡散領域１６と
ｎ＋拡散領域１７とのPn接合耐圧には無関係の
現象と推測されていた。
ところが、発明者の実験によると、Ｐ＋拡散領
域１６とｎ＋拡散領域１７の距離、すなわち前述
のPn接合３７の接合耐圧が極めて重要であるこ
とがわかつた。マスク寸法上で、接合距離２２を
4μｍ以内とすると、可変電極の外部端子に、２
００PFの容量に帯電させた600Vの電圧を印加し
ても破壊はほとんど発生しないが、接合距離２２
を6μｍとすると、80V（200PF）以上で破壊が発
生した。接合距離２２を4μｍ以内とするとPn接
合３７の接合耐圧は10V以下となり、浮遊電極下
の薄い絶縁膜の膜厚を100Åと極薄とした場合の
絶縁耐圧より低いか、または同程度となつてお
り、上述のPn接合３７の耐圧が低いことが、可
変電極２１のノイズ耐圧（静電耐圧）を向上させ
ていることが実験よりわかつた。実際に、可変電
極の外部端子に200PFの容量に耐電させた電圧±
600V（正負いずれの向きの電圧）を印加しても破
壊は発生しなかつた。
域１６とｎ＋拡散領域１７の距離、すなわち前述
のPn接合３７の接合耐圧が極めて重要であるこ
とがわかつた。マスク寸法上で、接合距離２２を
4μｍ以内とすると、可変電極の外部端子に、２
００PFの容量に帯電させた600Vの電圧を印加し
ても破壊はほとんど発生しないが、接合距離２２
を6μｍとすると、80V（200PF）以上で破壊が発
生した。接合距離２２を4μｍ以内とするとPn接
合３７の接合耐圧は10V以下となり、浮遊電極下
の薄い絶縁膜の膜厚を100Åと極薄とした場合の
絶縁耐圧より低いか、または同程度となつてお
り、上述のPn接合３７の耐圧が低いことが、可
変電極２１のノイズ耐圧（静電耐圧）を向上させ
ていることが実験よりわかつた。実際に、可変電
極の外部端子に200PFの容量に耐電させた電圧±
600V（正負いずれの向きの電圧）を印加しても破
壊は発生しなかつた。
第４図は本発明の第２の実施例を示す等価回路
図である。４１は可変電極となるｎ型拡散領域、
Ｐ型分離拡散領域と基板とのnPn構造で、４２は
浮遊電極と可変電極となるｎ型拡散領域との容量
で、４３は浮遊電極とシールド電極との容量で、
４４は浮遊電極と容量電極となるｎ型拡散領域と
の容量で、４５は浮遊電極と基板表面との容量
で、４６は浮遊電極に蓄積した電荷量で可変でき
る基板表面の空乏層容量で、容量電極を構成する
Ｐ型拡散領域と基板とのPn接合で、４８は接合
耐圧を10V以下と低くしたPn接合である。可変
電極４９と外部端子との間には第１の実施例と同
様に第１図に示した保護回路が挿入されている。
第２の実施例において浮遊電極を覆う絶縁膜の一
部に極薄い100Å程度の膜厚（第２の実施例では
容量４５を形成する部分）を用いても、Pn接合
の接合耐圧が100Åの極薄膜の絶縁耐圧と同程度
の10数Ｖであるため、可変電極の外部端子に加わ
るノイズ耐圧（静電耐圧）が飛躍的に向上する。
図である。４１は可変電極となるｎ型拡散領域、
Ｐ型分離拡散領域と基板とのnPn構造で、４２は
浮遊電極と可変電極となるｎ型拡散領域との容量
で、４３は浮遊電極とシールド電極との容量で、
４４は浮遊電極と容量電極となるｎ型拡散領域と
の容量で、４５は浮遊電極と基板表面との容量
で、４６は浮遊電極に蓄積した電荷量で可変でき
る基板表面の空乏層容量で、容量電極を構成する
Ｐ型拡散領域と基板とのPn接合で、４８は接合
耐圧を10V以下と低くしたPn接合である。可変
電極４９と外部端子との間には第１の実施例と同
様に第１図に示した保護回路が挿入されている。
第２の実施例において浮遊電極を覆う絶縁膜の一
部に極薄い100Å程度の膜厚（第２の実施例では
容量４５を形成する部分）を用いても、Pn接合
の接合耐圧が100Åの極薄膜の絶縁耐圧と同程度
の10数Ｖであるため、可変電極の外部端子に加わ
るノイズ耐圧（静電耐圧）が飛躍的に向上する。
第５図は、第２の実施例の可変電極外部端子に
200PFの容量に蓄積した電圧を印加する静電テス
トの実験結果を示すグラフである。横軸は印加し
た電圧、縦軸は電圧印加によつて発生する不良の
累積不良率である。直線５１はPn接合４８の無
い従来の半導体可変容量素子の１例グラフで、累
積不良率が１％になる印加電圧（静電耐圧と呼
ぶ）は80Vと非常に低い。ところが、前述従来の
半導体可変容量素子に接合耐圧の低いPn接合４
８を付加した第２の実施例のグラフ５２では静電
耐圧が350Vに向上している。なお、第５図のグ
ラフに示した第２の実施例では、不良の大半の原
因は薄い絶縁膜の破壊ではなく、Pn接合４８の
破壊で、Pn接合の接合面積を大きくして、大電
流にも耐えられるようにすれば、さらに静電耐圧
は向上し、600V以上にすることも要易である。
200PFの容量に蓄積した電圧を印加する静電テス
トの実験結果を示すグラフである。横軸は印加し
た電圧、縦軸は電圧印加によつて発生する不良の
累積不良率である。直線５１はPn接合４８の無
い従来の半導体可変容量素子の１例グラフで、累
積不良率が１％になる印加電圧（静電耐圧と呼
ぶ）は80Vと非常に低い。ところが、前述従来の
半導体可変容量素子に接合耐圧の低いPn接合４
８を付加した第２の実施例のグラフ５２では静電
耐圧が350Vに向上している。なお、第５図のグ
ラフに示した第２の実施例では、不良の大半の原
因は薄い絶縁膜の破壊ではなく、Pn接合４８の
破壊で、Pn接合の接合面積を大きくして、大電
流にも耐えられるようにすれば、さらに静電耐圧
は向上し、600V以上にすることも要易である。
以上、上述の説明で明らかなように、本発明に
よれば、容量電極に接続したPn接合の接合耐圧
を低く選ぶことによつて、可変電極のノイズ耐圧
（静電耐圧）を実用上充分に向上させることがで
き、実用性、量産性にすぐれた半導体可変容量素
子が実現できる。
よれば、容量電極に接続したPn接合の接合耐圧
を低く選ぶことによつて、可変電極のノイズ耐圧
（静電耐圧）を実用上充分に向上させることがで
き、実用性、量産性にすぐれた半導体可変容量素
子が実現できる。
第１図は従来の可変電極保護回路の回路図、第
２図は第１の実施例を示す断面図、第３図は第１
の実施例の等価回路図、第４図は第２の実施例を
示す等価回路図、第５図は第２の実施例と従来の
半導体可変容量素子の静電耐圧を示すグラフであ
る。 １，２，５……抵抗、３，４……nPn構造容
量、１１……半導体基板、１２……浮遊電極、１
５，１７，１８……ｎ型拡散領域、１６……Ｐ型
拡散領域、３２，３３，３４，３５……浮遊電極
の容量、３６……空乏層容量、３７……接合耐圧
の低いPn接合、４２，４３，４４，４５……浮
遊電極の容量、４６……空乏層容量、４８……接
合耐圧の低いPn接合。
２図は第１の実施例を示す断面図、第３図は第１
の実施例の等価回路図、第４図は第２の実施例を
示す等価回路図、第５図は第２の実施例と従来の
半導体可変容量素子の静電耐圧を示すグラフであ
る。 １，２，５……抵抗、３，４……nPn構造容
量、１１……半導体基板、１２……浮遊電極、１
５，１７，１８……ｎ型拡散領域、１６……Ｐ型
拡散領域、３２，３３，３４，３５……浮遊電極
の容量、３６……空乏層容量、３７……接合耐圧
の低いPn接合、４２，４３，４４，４５……浮
遊電極の容量、４６……空乏層容量、４８……接
合耐圧の低いPn接合。
Claims (1)
- 【特許請求の範囲】 １ 絶縁膜で囲まれた浮遊電極と、前記浮遊電極
下の半導体基板に設けられた前記半導体基板と逆
導電型の第１ウエル内の表面部分に不純物を拡散
して形成した容量可変電極と、前記浮遊電極下の
半導体基板の表面部分に形成された前記半導体基
板と逆導電型の第２のウエルで形成された容量電
極とから成ると共に、前記第２のウエルと前記半
導体基板との接合耐圧が前記絶縁膜の耐圧より低
いかあるいは同程度に形成されていることを特徴
とする半導体可変容量素子。 ２ 絶縁膜で囲まれた浮遊電極と、前記浮遊電極
下の半導体基板に設けられた前記半導体基板と逆
導電型の第１のウエル内の表面部分に不純物を拡
散して形成した容量可変電極と、前記浮遊電極下
の半導体基板の表面部分に形成された前記半導体
基板と逆導電型の第２のウエルで形成された容量
電極と、前記容量電極と前記半導体基板との間に
接続されるPn接合とから成ると共に前記Pn接合
の耐圧が前記絶縁膜の耐圧より低いかあるいは同
程度に形成されていることを特徴とする半導体可
変容量素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP247084A JPS60147169A (ja) | 1984-01-10 | 1984-01-10 | 半導体可変容量素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP247084A JPS60147169A (ja) | 1984-01-10 | 1984-01-10 | 半導体可変容量素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60147169A JPS60147169A (ja) | 1985-08-03 |
| JPS6361790B2 true JPS6361790B2 (ja) | 1988-11-30 |
Family
ID=11530201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP247084A Granted JPS60147169A (ja) | 1984-01-10 | 1984-01-10 | 半導体可変容量素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60147169A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179162A (ja) * | 1986-01-31 | 1987-08-06 | Seiko Instr & Electronics Ltd | 半導体可変容量素子 |
| JPH0718897B2 (ja) * | 1986-05-28 | 1995-03-06 | セイコ−電子部品株式会社 | 水晶発振器の周波数温度補償回路 |
| JP2563969Y2 (ja) * | 1991-10-01 | 1998-03-04 | 三菱農機株式会社 | トラクタの油圧リフト装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166080A (en) * | 1981-04-07 | 1982-10-13 | Seiko Instr & Electronics Ltd | Semiconductor variable capacity element |
-
1984
- 1984-01-10 JP JP247084A patent/JPS60147169A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166080A (en) * | 1981-04-07 | 1982-10-13 | Seiko Instr & Electronics Ltd | Semiconductor variable capacity element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60147169A (ja) | 1985-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187637A (en) | Monolithic high-voltage capacitor | |
| JPH0151070B2 (ja) | ||
| JP2601143B2 (ja) | 半導体装置 | |
| US4704625A (en) | Capacitor with reduced voltage variability | |
| JPS6361790B2 (ja) | ||
| JPH01140757A (ja) | 半導体入力保護装置 | |
| US5805410A (en) | MOS capacitor for improving electrostatic durability by using of a transistor | |
| JPS61119072A (ja) | 半導体容量装置 | |
| JP2567831B2 (ja) | 電荷検出回路 | |
| JPH0362310B2 (ja) | ||
| JP2679151B2 (ja) | 半導体メモリ装置 | |
| JPS604263A (ja) | Ｍｏｓ電界効果半導体装置 | |
| JPH0441499B2 (ja) | ||
| JPH04206961A (ja) | 半導体装置 | |
| JP2670437B2 (ja) | 電荷検出回路 | |
| JPS62163358A (ja) | 自己回復型ｍｏｓキヤパシタ | |
| JPS60137053A (ja) | 半導体容量素子 | |
| JPH03129779A (ja) | 高耐圧半導体装置 | |
| JPS59104171A (ja) | 半導体装置 | |
| JPS5879749A (ja) | 半導体集積回路 | |
| CN114792725A (zh) | 半导体装置 | |
| JPH04162681A (ja) | 半導体装置 | |
| KR100232222B1 (ko) | 반도체 소자의 커패시터 | |
| JPS5867041A (ja) | 半導体集積回路 | |
| JPH1174459A (ja) | 静電保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |