KR960026370A - 반도체 소자의 절연 산화막 평탄화 방법 - Google Patents

반도체 소자의 절연 산화막 평탄화 방법 Download PDF

Info

Publication number
KR960026370A
KR960026370A KR1019940039262A KR19940039262A KR960026370A KR 960026370 A KR960026370 A KR 960026370A KR 1019940039262 A KR1019940039262 A KR 1019940039262A KR 19940039262 A KR19940039262 A KR 19940039262A KR 960026370 A KR960026370 A KR 960026370A
Authority
KR
South Korea
Prior art keywords
oxide film
phosphorus
containing boron
semiconductor device
depositing
Prior art date
Application number
KR1019940039262A
Other languages
English (en)
Other versions
KR0140736B1 (ko
Inventor
조경수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940039262A priority Critical patent/KR0140736B1/ko
Publication of KR960026370A publication Critical patent/KR960026370A/ko
Application granted granted Critical
Publication of KR0140736B1 publication Critical patent/KR0140736B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 절연 산화막 평탄화 방법에 관한 것으로, 특히 다층금속배선 구조의 반도체 소자 제조에 있어서, 다결정 폴리실리콘 상부에 산화막 증착시 오존(O3), 티오스(Si(OC2H5)4), 보론(B), 인(P)을 반응시켜 보론(B)과 인(P)을 함유한 산화막을 형성한 후, 그 두께를 5000Å 이상으로 하고 열처리 공정을 실시하여 모든 폴리배선 사이에서 산화막의 평탄화 달성과 양질의 산화막 형성을 실현하는 반도체 소자의 절연산화막 평탄화 방법에 관한 것이다.

Description

반도체 소자의 절연 산화막 평탄화 방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명의 반도체 소자의 절연 산화막 평탄화 방법에 따라 산화막을 평탄화한 상태를 도시한 도면.

Claims (9)

  1. 실리콘 기판 상부에 제 1 일반 산화막을 증착하는 단계와, 상기 제 1 일반 산화막 상부에 폴리배선으로 사용될 다결정 실리콘 박막층을 형성하는 단계와, 전체 구조 상부에 감광막을 증착하고 폴리배선 형성을 위한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 이용하여 하부의 다결정 실리콘층을 식각하여 폴리배선을 형성하는 단계와, 전체구조 상부에 보론(B)과 인(P)을 함유한 산화막을 증착하는 단계와, 상기 산화막을 열처리한 후 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연 산화막 평탄화 방법.
  2. 제1항에 있어서, 상기 보론(B)과 인(P)을 함유한 산화막 증착두께는 5000Å이상인 것을 특징으로 하는 반도체 소자의 절연 산화막 평탄화 방법.
  3. 제1항에 있어서, 상기 보론(B)과 인(P)을 함유한 산화막 증착시 사용하는 가스는 오존, 티오스, TMB(B(OCH3)3) 또는 TEB((B(OC2H5)3), TMP(P(OCH3)3) 또는 TMOP(PO(OCH3)3)의 화합물인 것을 특징으로 하는 반도체 소자의 절연 산화막 평탄화 방법.
  4. 제3항에 있어서, 상기 오존의 농도는 100 내지 200g/m3의 범위인 것을 특징으로하는 반도체 소자의 절연산화막 평탄화 방법.
  5. 제1항에 있어서, 상기 보론(B)과 인(P)을 함유한 산화막 증착시 증착온도는 380℃ 내지 450℃ 의 범위인 것을 특징으로 하는 반도체 소자의 절연 산화막 평탄화 방법.
  6. 제1항에 있어서, 상기 보론(B)과 인(P)을 함유한 산화막 증착시 압력은 600Torr 이상인 것을 특징으로 하는 반도체 소자의 절연 산화막 평탄화 방법.
  7. 제1항에 있어서, 상기 보론(B)과 인(P)을 함유한 산화막 열처리시, 보론과 인의 확산에 의한 산화막의 평탄화가 실현되도록 한 것을 특징으로 하는 반도체 소자의 절연 산화막 평탄화 방법.
  8. 제7항에 있어서, 상기 보론(B)과 인(P)을 함유한 산화막 열처리시, 800℃ 이상의 온도에서 10분 이상 가열하는 것을 특징으로 하는 반도체 소자의 절연 산화막 평탄화 방법.
  9. 제7항 또는 제8항에 있어서, 상기 보론(B)과 인(P)을 함유한 산화막 열처리는 퍼니스형 로에서 실시되는 것을 특징으로 하는 반도체 소자의 절연 산화막 평탄화 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940039262A 1994-12-30 1994-12-30 반도체 소자의 절연 산화막 평탄화 방법 KR0140736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039262A KR0140736B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 절연 산화막 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039262A KR0140736B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 절연 산화막 평탄화 방법

Publications (2)

Publication Number Publication Date
KR960026370A true KR960026370A (ko) 1996-07-22
KR0140736B1 KR0140736B1 (ko) 1998-07-15

Family

ID=19405386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039262A KR0140736B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 절연 산화막 평탄화 방법

Country Status (1)

Country Link
KR (1) KR0140736B1 (ko)

Also Published As

Publication number Publication date
KR0140736B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US5319247A (en) Semiconductor device having an interlayer insulating film of high crack resistance
KR960000376B1 (ko) 플루오르를 함유한 실리콘 산화막 형성 방법
US7705431B1 (en) Method of improving adhesion between two dielectric films
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
JP3845061B2 (ja) 半導体装置及びその製造方法
JPH05259297A (ja) 半導体素子の製造方法
KR20010021305A (ko) 평탄한 레벨간 절연층을 구비한 집적 회로 제조 방법
KR960026370A (ko) 반도체 소자의 절연 산화막 평탄화 방법
JPH06163523A (ja) 半導体装置の製造方法
KR100262400B1 (ko) 반도체 소자의 평탄화방법
JPH07297186A (ja) 半導体装置の製造方法
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
US6255229B1 (en) Method for forming semiconductor dielectric layer
JPH07288251A (ja) 半導体装置の製造方法
JPH0547758A (ja) 半導体装置の層間絶縁膜の形成方法
JP3401322B2 (ja) 絶縁膜を有する半導体装置の製造方法
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR0125782B1 (ko) 금속배선형성을 위한 평탄화방법
KR980005808A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100372658B1 (ko) 반도체소자의금속배선간평탄화절연막형성방법
KR100315010B1 (ko) 반도체소자의층간절연막형성방법
KR100237748B1 (ko) 반도체 장치의 층간 절연막 형성방법
KR100275110B1 (ko) 텅스텐폴리사이드형성방법
KR19990055216A (ko) 반도체 장치의 층간절연막 형성 방법
JPH0669361A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 17