KR960019700A - 입력 보호 회로 및 이를 이용한 반도체 장치 - Google Patents

입력 보호 회로 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR960019700A
KR960019700A KR1019950040510A KR19950040510A KR960019700A KR 960019700 A KR960019700 A KR 960019700A KR 1019950040510 A KR1019950040510 A KR 1019950040510A KR 19950040510 A KR19950040510 A KR 19950040510A KR 960019700 A KR960019700 A KR 960019700A
Authority
KR
South Korea
Prior art keywords
well region
input
conductivity type
inner well
pad
Prior art date
Application number
KR1019950040510A
Other languages
English (en)
Other versions
KR100222623B1 (ko
Inventor
준이찌 오까무라
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR960019700A publication Critical patent/KR960019700A/ko
Application granted granted Critical
Publication of KR100222623B1 publication Critical patent/KR100222623B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 입력 보호 회로는 제1 및 제2의 입력 패드(1,2)와, 반도체 기판(10)에 형성한 제1 및 제2의 외측 웰 영역(11, 13)과, 제1의 외측 웰 영역내에 형성된 제1의 내측 웰 영역(12)와, 제2의 외측 웰 영역내에 형성된 제2의 내측 웰 영역(13)과, 제1의 내측 웰 영역내에 형성되고 확산층으로 구성되는 확산 저항 소자(17)과, 제2의 내측 웰 영역내에 형성된 적어도 1개의 PN 접합을 포함하는 입력 보호 다이오드 소자로 구성되며, 제1 및 제2의 입력 패드와의 사이에 확산 저항 소자와 입력 보호 다이오드 소자가 직렬로 접속되어 있는 것을 특징으로 한다.
본 발명을 사용함으로써, 내부 회로의 파괴 및 오동작을 방지하고, ESD 테스트에서도 파괴되지 않는 입력 보호 회로를 제공하는 것이 가능하게 된다.

Description

입력 보호 회로 및 이를 이용한 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시한 단면도.

Claims (6)

  1. 제1 및 제2입력 패드(1,2)와; 제1도전형의 반도체 기판(10)에 형성된 제2도전형의 제1 및 제2의 외측 웰 영역(11, 13)과: 상기 제1의 외측 웰 영역내에 형성된 제1도전형의 제1의 내측 웰 영역(12)과; 상기 제2의 외측 웰 영역내에 형성된 제1도전형의 제2의 내즉 웰 영역(14)와; 상기 제1의 내측 웰 영역내에 형성되고, 제2도전형의 확산층으로 구성되는 확산 저항 소자(17) ; 및 상기 제2의 내측 웰 영역내에 형성된 적어도 하나의 PN 접합 포함하는 입력 보호 다이오드 소자를 구비하고 있되, 상기 제1 및 제2의 입력 패드의 사이에, 상기 확산 저항 소자와 상기 입력 보호 다이오드 소자가 직렬로 접속되어 있는 것을 특징으로 하는 입력 보호 회로.
  2. 제1항에 있어서, 상기 제1의 입력 패드는 신호 입력 패드(1)이고, 상기 제2의 입력 패드는 기준 전원 패드(2)이며, 상기 확산 저항 소자는 상기 제1의 입력 패드와 접속되어 있는 것을 특징으로 하는 입력 보호 회로.
  3. 제1항에 있어서, 상기 제1의 입력 패드는 신호 입력 패드(1)이고, 상기 제2의 입력 패드는 기준 전원 패드(2)이며, 상기 확산 저항 소자는 상기 제2의 입력 패드와 접속되어 있는 것을 특징으로 하는 입력 보호 회로.
  4. 복수의 신호 입력 패드 및 기준 전원 패드가 열 형태로 배치되고, 이들 복수의 신호 입력 패드에 각각 대응한 복수의 입력 보호 회로를 구비하되, 상기 복수의 입력 보호 회로는 제1도전형의 반도체 기판(10)에 형성된 제2도전형의 제1의 외측 웰 영역(11)과; 상기 제1의 외측 웰 영역내에 형성된 제1도전형의 제1의 내측 웰 영역(12)와; 상기 제1의 내측 웰 영역내에 형성된 제2도전형의 확산층으로 구성되는 확산 저항 소자(17)과; 상기 반도체 기판에 형성한 상기 복수의 신호 입력 패드에 각각 대응한 제2도전형의 복수의 제2의 외측 웰 영역(13)과; 상기 복수의 제2의 외측 웰 영역내에 각각 형성된 제1도전형의 복수의 제2의 내측 웰 영역(14) ; 및 상기 복수의 제2의 내측 웰 영역내에 각각 형성된 적어도 하나의 PN 접합을 포함하는 복수의 입력 보호 다이오드를 구비하고 있으며, 상기 복수의 제2의 내측 웰 영역에는 상기 기준 전원 패드로부터 상기 확산 저항 소자를 거쳐 기준 전원 전압이 인가되는 것을 특징으로 하는 반도체 장치.
  5. 장방형상의 제1도전형의 반도체 기판을 4분할하여, 각각의 분할부에 메모리 셀을 행렬 형태로 배열하여 이루어지는 제1, 제2, 제3 및 제4의 메모리 셀 어레이를 각각 배치하고, 상기 제1 및 상기 제2의 메모리 셀 어레이의 사이 및 상기 제3 및 상기 제4의 메모리 셀 어레이 사이에 복수의 신호 입력 패드 및 복수의 기준 전원 패드를 열 형태로 배치하여 이들 복수의 신호 입력 패드에 각각 대응한 복수의 입력 보호 회로를 구비하는 반도체 장치에 있어서, 상기 복수의 입력 보호 회로는 상기 반도체 기판에 형성된 제2도전형의 제1의 외측 웰 영역(11)과; 상기 제1의 외측 웰 영역내에 형성된 제1도전형의 제1의 내측 웰 영역(12)와; 상기 제1의 내측 웰 영역내에 형성된 제2도전형의 확산층으로 구성되는 확산 저항 소자(17)과; 상기 반도체 기판에 형성된 상기 복수의 신호 입력 패드에 각각 대응한 제2도전형의 복수의 제2의 외측 웰 영역(13)과; 상기 복수의 제2의 외측 웰 영역내에 각각 형성된 제1도전형의 복수의 제2의 내측 웰 영역(14) ; 및 상기 복수의 제2의 내측 웰 영역내에 각각 형성된 적어도 하나의 PN 접합을 포함하는 복수의 입력 보호 다이오드 소자를 구비하되, 상기 복수의 제2의 내측 웰 영역에는 상기 기준 전원 패드로부터 상기 확산 저항 소자를 거쳐 기준 전원 전압이 인가되는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 메모리 셀은 매립 플레이트 전극 구조를 갖는 다이나믹형 메모리 셀인 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950040510A 1994-11-10 1995-11-09 입력 보호 회로 및 이를 이용한 반도체 장치 KR100222623B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27626194A JP3332123B2 (ja) 1994-11-10 1994-11-10 入力保護回路及びこれを用いた半導体装置
JP94-276261 1994-11-10

Publications (2)

Publication Number Publication Date
KR960019700A true KR960019700A (ko) 1996-06-17
KR100222623B1 KR100222623B1 (ko) 1999-10-01

Family

ID=17566972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040510A KR100222623B1 (ko) 1994-11-10 1995-11-09 입력 보호 회로 및 이를 이용한 반도체 장치

Country Status (3)

Country Link
US (1) US5684321A (ko)
JP (1) JP3332123B2 (ko)
KR (1) KR100222623B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060619A (ko) * 1996-12-31 1998-10-07 김영환 이중 웰을 가지는 반도체 소자

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0182972B1 (ko) * 1996-07-18 1999-03-20 김광호 반도체 메모리 장치
US5936284A (en) 1997-11-03 1999-08-10 Sgs-Thomson Microelectronics S.R.L. Electrostatic discharge protection circuit and transistor
US5847431A (en) * 1997-12-18 1998-12-08 Intel Corporation Reduced capacitance transistor with electro-static discharge protection structure
JP4376348B2 (ja) * 1998-05-18 2009-12-02 パナソニック株式会社 半導体装置
US6049112A (en) * 1998-09-14 2000-04-11 Intel Corporation Reduced capacitance transistor with electro-static discharge protection structure and method for forming the same
US6885931B2 (en) * 2003-04-24 2005-04-26 Visteon Global Technologies, Inc. Control algorithm for a yaw stability management system
US20050045909A1 (en) * 2003-08-29 2005-03-03 Agency For Science, Technology And Research Electrostatic discharge protection for integrated circuit devices
US20050230758A1 (en) * 2004-04-16 2005-10-20 Lereverend Remi Transistor well bias scheme
CN103035744B (zh) * 2012-12-21 2016-08-24 上海华虹宏力半导体制造有限公司 浮置二极管及其制作方法
CN105097795B (zh) * 2014-05-04 2018-03-16 无锡华润上华科技有限公司 具esd保护结构的半导体器件

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577043A (en) * 1967-12-07 1971-05-04 United Aircraft Corp Mosfet with improved voltage breakdown characteristics
US4028564A (en) * 1971-09-22 1977-06-07 Robert Bosch G.M.B.H. Compensated monolithic integrated current source
US3787717A (en) * 1971-12-09 1974-01-22 Ibm Over voltage protection circuit lateral bipolar transistor with gated collector junction
US4100561A (en) * 1976-05-24 1978-07-11 Rca Corp. Protective circuit for MOS devices
JPS5559756A (en) * 1978-10-30 1980-05-06 Fujitsu Ltd Semiconductor device
JPS5572081A (en) * 1978-11-27 1980-05-30 Fujitsu Ltd Input clamping circuit
JPS5758351A (en) * 1980-09-24 1982-04-08 Toshiba Corp Substrate biasing device
JPS582061A (ja) * 1981-06-26 1983-01-07 Seiko Epson Corp Cmos集積回路
JPS58121663A (ja) * 1982-01-13 1983-07-20 Nec Corp 半導体集積回路装置
JPS58161375A (ja) * 1982-03-19 1983-09-24 Toshiba Corp 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路
JPH061833B2 (ja) * 1982-11-11 1994-01-05 株式会社東芝 Mos形半導体装置
JPS59111351A (ja) * 1982-12-16 1984-06-27 Seiko Instr & Electronics Ltd 入力保護回路
JP2537161B2 (ja) * 1983-11-17 1996-09-25 株式会社東芝 Mos型半導体装置
US4757363A (en) * 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
US5324982A (en) * 1985-09-25 1994-06-28 Hitachi, Ltd. Semiconductor memory device having bipolar transistor and structure to avoid soft error
JPS62224057A (ja) * 1986-03-26 1987-10-02 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
US4791317A (en) * 1986-09-26 1988-12-13 Siemens Aktiengesellschaft Latch-up protection circuit for integrated circuits using complementary mos circuit technology
US4739437A (en) * 1986-10-22 1988-04-19 Siemens-Pacesetter, Inc. Pacemaker output switch protection
JPS63137478A (ja) * 1986-11-28 1988-06-09 Ricoh Co Ltd 保護回路をもつ半導体装置の製造方法
JPS63220564A (ja) * 1987-03-09 1988-09-13 Fujitsu Ltd C−moslsiの保護回路
JPS63305545A (ja) * 1987-06-05 1988-12-13 Hitachi Ltd 半導体集積回路装置
JPH07105446B2 (ja) * 1988-01-11 1995-11-13 株式会社東芝 Mos型半導体装置の入力保護回路
US4829350A (en) * 1988-05-05 1989-05-09 National Semiconductor Corporation Electrostatic discharge integrated circuit protection
JPH01286354A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 入力保護手段を有する半導体装置
US4996626A (en) * 1988-10-14 1991-02-26 National Semiconductor Corp. Resistorless electrostatic discharge protection device for high speed integrated circuits
JPH02119262A (ja) * 1988-10-28 1990-05-07 Toshiba Corp 半導体装置
GB8911360D0 (en) * 1989-05-17 1989-07-05 Sarnoff David Res Center Electronic charge protection devices
FR2649830B1 (fr) * 1989-07-13 1994-05-27 Sgs Thomson Microelectronics Structure de circuit integre cmos protege contre les decharges electrostatiques
JP2644342B2 (ja) * 1989-09-01 1997-08-25 東芝マイクロエレクトロニクス株式会社 入力保護回路を備えた半導体装置
US5212618A (en) * 1990-05-03 1993-05-18 Linear Technology Corporation Electrostatic discharge clamp using vertical NPN transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060619A (ko) * 1996-12-31 1998-10-07 김영환 이중 웰을 가지는 반도체 소자

Also Published As

Publication number Publication date
JP3332123B2 (ja) 2002-10-07
JPH08139317A (ja) 1996-05-31
KR100222623B1 (ko) 1999-10-01
US5684321A (en) 1997-11-04

Similar Documents

Publication Publication Date Title
EP0488340B1 (en) Semiconductor device having input protection circuit
US5001529A (en) Semiconductor device having protection circuit
KR960019700A (ko) 입력 보호 회로 및 이를 이용한 반도체 장치
KR900010968A (ko) 반도체 집적회로 장치
US4918563A (en) ECL gate array semiconductor device with protective elements
KR980006220A (ko) 정전기 보호회로를 구비한 반도체장치
KR20000012114A (ko) 반도체집적회로장치
US5708610A (en) Semiconductor memory device and semiconductor device
JP2906749B2 (ja) 半導体装置のゲート保護装置
KR960036074A (ko) 반도체 기억 장치
KR970030781A (ko) 반도체장치의 입력보호회로
KR880014674A (ko) 보호회로를 갖는 집적회로
KR960032967A (ko) 반도체 집적회로장치
KR890008979A (ko) 모놀리식 과전압 보호용 어셈블리
KR900001020A (ko) 반도체 집적회로 장치
JPH04335570A (ja) 半導体装置
KR890002888A (ko) 반도체 집적회로장치
KR100638887B1 (ko) 본딩패드용 정전기 방지소자
JP2002246470A (ja) 半導体装置
JP3435937B2 (ja) 半導体装置
KR930017168A (ko) 트리플웰을 가지는 반도체 메모리 장치
JPH04147664A (ja) 大規模集積回路装置
JPS63211745A (ja) 半導体装置
KR970023925A (ko) 반도체 장치의 패드 배치구조
JPH0513386B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090626

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee