KR960015208A - 기억 제어 시스템 및 그 제어 방법 - Google Patents

기억 제어 시스템 및 그 제어 방법 Download PDF

Info

Publication number
KR960015208A
KR960015208A KR1019950036814A KR19950036814A KR960015208A KR 960015208 A KR960015208 A KR 960015208A KR 1019950036814 A KR1019950036814 A KR 1019950036814A KR 19950036814 A KR19950036814 A KR 19950036814A KR 960015208 A KR960015208 A KR 960015208A
Authority
KR
South Korea
Prior art keywords
data
area
write
memory
bit
Prior art date
Application number
KR1019950036814A
Other languages
English (en)
Other versions
KR100225726B1 (ko
Inventor
미즈에 다나카
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960015208A publication Critical patent/KR960015208A/ko
Application granted granted Critical
Publication of KR100225726B1 publication Critical patent/KR100225726B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Memory System (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 메모리(10)에 있어서, 표시 데이타 기억 영역 지정 레지스터(11)는 표시 데이타 기억 영역을 지정하고, 마스크 비트폭 지정 레지스터(12)는 기입 마스크 비트폭을 지정한다. 이들 데이타에 따라서, 마스크 제어 신호 발생기(13)는 외부 어드레스 데이타에 대응하는 마스크 제어 신호를 기입 제어 유니트(14)에 공급한다. 상기 기입 제어 유니트(14)는 표시 메모리(10)에 외부 기입 데이타의 유효 비트만을 기입한다.

Description

기억 제어 시스템 및 그 제어 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제1실시예의 기억 제어 시스템을 도시하는 블록선도,
제2도는 본 발명의 제2실시예에 따른 데이타 기억 시스템의 블록선도,
제3도는 종래의 기술과 본 발명에 따른 표시 메모리의 맵도.

Claims (7)

  1. 메모리 소자가 배열된 메모리와, 상기 메모리를 소정의 비트폭 단위로 액세스하는 메모리 액세스 유니트를 가진 기억 제어 시스템에 있어서, 상기 메모리내에 기억 내용의 재기입을 필요로 하지 않는 영역을 저장하도록 데이타를 유지하는 수단과, 메모리 어드레스와 상기 데이타를 비교하는 수단과, 상기 비교 수단의 비교 결과로서 비교 어드레스에 의해 지정된 비트폭내에 기억 내장의 변경을 요구하지 않는 영역이 포함되는 경우, 기억된 내용의 재기입을 요구하지 않는 영역에 대응하는 메모리 소자에 데이타 기입을 금지하는 수단을 포함하는 것을 특징으로 하는 기억 제어 시스템.
  2. 제1항에 있어서, 상기 기억 내용의 재기입을 요구하지 않는 상기 영역의 최종 어드레스와 상기 영역의 폭을 나타내는 데이타는 상기 영역을 저장하는 데이타로서 사용되는 것을 특징으로 하는 기억 제어 시스템.
  3. 제1항에 있어서, 상기 기억 내용의 변경을 필요로 하지 않는 영역을 지정하는 데이타로서, 상기 메모리의 행 방향에 관한 제1데이타와 상기 메모리의 열방향에 관한 제2데이타가 사용되는 것을 특징으로 하는 기억 제어 시스템.
  4. 다수의 비트 경계에 의해 분할된 메모리와, 인접한 비트 경계간의 비트수를 단위로서 상기 메모리를 액세스하는 수단과, 상기 메모리의 특정 영역에 대하여 데이타의 변경을 금지시키는 금지 수단을 포함하며, 상기 금지 수단은 상기 특정 영역의 적어도 1변을 규정하는 제1데이타와 상기 특정 영역의 폭을 규정하는 제2데이타를 기초하여 기입 금지 어드레스를 지정하는 것을 특징으로 하는 기억 제어 시스템.
  5. 다수의 비트 경계에 의해 분할된 메모리에 대하여 데이타의 판독 및 기입을 제어하는 기억 제어 방법에 있어서, 기입 금지 영역을 지정하는 제1단계와, 상기 금지 영역내에 어떤 비트 경계가 존재하는지의 여부를 판정하는 제2단계와, 상기 판정의 결과로서, 상기 비트 경계가 존재하지 않는 경우 상기 메모리내의 모든 데이타의 기입을 허가하고, 상기 비트 경계가 존재하는 경우에 상기 금지 영역에 대응하는 비트폭을 상기 비트 경계에 기초하여 계산함으로써 기입 금지 영역내의 데이타의 변경을 금지시키는 제3단계를 포함하는 것을 특징으로 하는 기억 제어 방법.
  6. 외부적으로 공급되는 어드레스에 응답하여 데이타가 기입되고 판독되는 기입 허가 영역 및 기입 금지 영역을 가진 표시 메모리와, 표시 비트폭 지정 데이타에 응답하여 표시 메모리내에 기억된 표시 데이타의 X방향 표시 비트폭을 지정하는 표시 데이타 기억 영역 지정 레지스터와, 마스크될 데이타, 즉, 마스크 비트폭 지정 데이타에 응답하여 표시 데이타 기억 영역 지정 레지스터에 의해 지정된 표시 비트폭중에 재기입되지 않는 데이타의 마스크 비트폭을 지정하기 위한 마스크 비트폭 지정 레지스터와, 상기 표시 메모리내의 기입 금지 영역의 반대 종단을 결정하여, 4개의 상이한 상태의 번지, 즉, 모든 비트가 기입 허가 영역에 있는 번지, 소정의 상위 비트가 기입 허가 영역에 있고 소정의 하위 비트가 기입 금지 영역에 있는 번지, 모든 비트가 기입 금지 영역에 있는 번지, 및 소정의 상위 비트가 기입 금지 영역에 있고 소정의 하위 비트가 기입 허가 영역에 있는 번지를 정의하고, 공급된 번지 데이타에 대응하는 상기 4개의 데이타 마스크 상태중 어느 한쪽의 번지를 결정하고, 상기 번지에 대응하는 비트 단위에 대하여 기입 허가 신호 및 기입 금지 신호를 발생하는 기입 판정/지시 신호 발생기와, 상기 표시 메모리의 기입 데이타의 유효 비트만을 상기 기입 판정/지시 신호 발생기로부터 공급된 비트 단위에 대하여 기입 허가 신호 및 기입 금지 신호에 따라서 기입하는 기입 제어 유니트를 포함하며, 상기 표시 데이타 기억 영역 지정 레지스터 및 마스크 비트폭 지정 레지스터는 X방향 비트폭을 표시 메모리의 맵상에 지정하는 것을 특징으로 하는 기억 제어 시스템.
  7. 외부적으로 공급되는 어드레스에 응답하여 데이타가 기입되고 판독되는 기입 허가 영역 및 기입 금지 영역을 가진 표시 메모리와, 표시 비트폭 지정 데이타에 응답하여 표시 메모리내에 기억된 표시 데이타의 X 및 Y방향 표시 비트폭을 지정하는 2개의 표시 데이타 기억 영역 지정 레지스터와, 마스크될 데이타, 폭, 마스크 비트폭 지정 데이타에 응답하여 표시 데이타 기억 영역 지정 레지스터에 의해 지정된 표시 비트폭 중에 재기입되지 않는 데이타의 마스크 비트폭을 지정하기 위한 마스크 비트폭 지정 레지스터와, 상기 표시 메모리내의 기입 금지 영역의 반대 종단을 결정하여, 4개의 상이한 상태의 번지, 즉, 모든 비트가 기입 허가 영역에 있는 번지, 소정의 상위 비트가 기입 허가 영역에 있고 소정의 하위 비트가 기입 금지 영역에 있는 번지, 또는 비트가 기입 금지 영역에 있는 번지, 및 소정의 상위 비트가 기입 금지 영역에 있고 소정의 하위 비트가 기입 허가 영역에 있는 번지를 정의하고, 공급된 번지 데이타에 대응하는 상기 4개의 데이타 마스크 상태중 어느 한쪽의 번지를 결정하고, 상기 번지에 대응하는 비트 단위에 대하여 기입 허가 신호 및 기입 금지 신호를 발생하는 기입 판정/지시 신호 발생기와, 상기 표시 메모리의 기입 데이타의 유효 비트만을 상기 기입 판정/지시 신호 발생기로부터 공급된 비트 단위에 대하여 기입 허가 신호 및 기입 금지 신호에 따라서 기입하는 기입 제어 유니트를 포함하며, 상기 표시 데이타 기억 영역 지정 레지스터 및 마스크 비트폭지정 레지스터는 X 및 Y방향 비트폭을 표시 메모리의 맵상에 지정하는 것을 특징으로 하는 기억 제어 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950036814A 1994-10-19 1995-10-19 기억 제어 시스템 및 그 제어 방법(Storage control system) KR100225726B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6253852A JP2729151B2 (ja) 1994-10-19 1994-10-19 記憶制御装置
JP94-253852 1994-10-19

Publications (2)

Publication Number Publication Date
KR960015208A true KR960015208A (ko) 1996-05-22
KR100225726B1 KR100225726B1 (ko) 1999-10-15

Family

ID=17257037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036814A KR100225726B1 (ko) 1994-10-19 1995-10-19 기억 제어 시스템 및 그 제어 방법(Storage control system)

Country Status (6)

Country Link
US (1) US5777632A (ko)
EP (1) EP0708429B1 (ko)
JP (1) JP2729151B2 (ko)
KR (1) KR100225726B1 (ko)
CN (1) CN1084895C (ko)
DE (1) DE69533499D1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE38997E1 (en) * 1995-02-03 2006-02-28 Kabushiki Kaisha Toshiba Information storage and information processing system utilizing state-designating member provided on supporting card surface which produces write-permitting or write-inhibiting signal
JP3660382B2 (ja) * 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部
JP6396373B2 (ja) * 2016-07-26 2018-09-26 ファナック株式会社 フィルタ回路、フィルタ回路を備えた通信回路及びフィルタ回路を備えた数値制御装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147785A (ja) * 1984-01-12 1985-08-03 株式会社アスキ− 論理領域間デ−タ移動制御装置
US4710767A (en) * 1985-07-19 1987-12-01 Sanders Associates, Inc. Method and apparatus for displaying multiple images in overlapping windows
US5185859A (en) * 1985-10-22 1993-02-09 Texas Instruments Incorporated Graphics processor, a graphics computer system, and a process of masking selected bits
JPS62157460A (ja) * 1985-12-28 1987-07-13 Toshiba Corp 画像デ−タ書込み制御装置
US4941111A (en) * 1986-04-18 1990-07-10 Advanced Micro Devices, Inc. Video picking and clipping method and apparatus
JPS638951A (ja) 1986-06-30 1988-01-14 Toshiba Corp 情報記憶装置
JPS6367867A (ja) * 1986-09-10 1988-03-26 Fuji Xerox Co Ltd 画像処理方法
JP2541539B2 (ja) * 1987-02-13 1996-10-09 日本電気株式会社 図形処理装置
JPH01233590A (ja) * 1988-03-14 1989-09-19 Toshiba Corp 携帯可能電子装置
US5274364A (en) * 1989-01-09 1993-12-28 Industrial Technology Research Institute Window clipping method and device
JPH0322058A (ja) * 1989-06-20 1991-01-30 Oki Electric Ind Co Ltd アドレス検証方法
US5255360A (en) * 1990-09-14 1993-10-19 Hughes Aircraft Company Dual programmable block texturing and complex clipping in a graphics rendering processor
US5218674A (en) * 1990-09-14 1993-06-08 Hughes Aircraft Company Hardware bit block transfer operator in a graphics rendering processor
JP3016490B2 (ja) * 1990-09-28 2000-03-06 富士写真フイルム株式会社 Ｉｃメモリカード
US5276437A (en) * 1992-04-22 1994-01-04 International Business Machines Corporation Multi-media window manager
JP3413201B2 (ja) * 1992-12-17 2003-06-03 セイコーエプソン株式会社 ウィンドウ型及び他の表示オペレーションのためのグラフィックス制御プレーン
US5493646A (en) * 1994-03-08 1996-02-20 Texas Instruments Incorporated Pixel block transfer with transparency

Also Published As

Publication number Publication date
US5777632A (en) 1998-07-07
CN1151048A (zh) 1997-06-04
EP0708429B1 (en) 2004-09-15
KR100225726B1 (ko) 1999-10-15
EP0708429A1 (en) 1996-04-24
DE69533499D1 (de) 2004-10-21
CN1084895C (zh) 2002-05-15
JPH08115256A (ja) 1996-05-07
JP2729151B2 (ja) 1998-03-18

Similar Documents

Publication Publication Date Title
US7870330B2 (en) Controller for refreshing memories
US5202994A (en) System and method for shadowing and re-mapping reserved memory in a microcomputer
KR960009220A (ko) 불휘발성 메모리 및 그것을 이용한 메모리카드와 정보처리장치 및 불휘발성 메모리의 소프트웨어 라이트 프로텍트 제어방법
KR940020228A (ko) 데이타 기억장치
KR970071274A (ko) 개서 가능한 불휘발성 메모리를 갖는 마이크로컴퓨터
KR970062918A (ko) 메모리 장치 및 메모리 제어방법
KR910004052B1 (ko) 유효비트를 초기화하는 수단을 구비한 태그메모리장치
KR100617333B1 (ko) 불휘발성 반도체 기억 장치
JP4559552B2 (ja) 集積回路を有するチップカード
JP2008152549A (ja) メモリ装置、およびメモリ装置のパスワード記憶方法
JP2008293567A (ja) 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法
KR960015208A (ko) 기억 제어 시스템 및 그 제어 방법
JP2002015584A (ja) 不揮発性メモリのリードプロテクト回路
JP2842442B2 (ja) マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法
US5226015A (en) Semiconductor memory system
JPS592079A (ja) 画像記憶装置
KR100341424B1 (ko) 마이크로컴퓨터
TWI621125B (zh) 記憶體之讀取方法與裝置
JPS6136669B2 (ko)
KR100188018B1 (ko) 명령어 처리방법
JP2659979B2 (ja) コンピュータシステム
JPH06187520A (ja) Ｉｃメモリカード
JPH0697442B2 (ja) マイクロコンピユ−タ
JPH08249237A (ja) データの誤書き込み防止システム
JPH06103171A (ja) 記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050711

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee