CN1151048A - 存储控制系统 - Google Patents

存储控制系统 Download PDF

Info

Publication number
CN1151048A
CN1151048A CN95119937A CN95119937A CN1151048A CN 1151048 A CN1151048 A CN 1151048A CN 95119937 A CN95119937 A CN 95119937A CN 95119937 A CN95119937 A CN 95119937A CN 1151048 A CN1151048 A CN 1151048A
Authority
CN
China
Prior art keywords
data
memory
address
write
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95119937A
Other languages
English (en)
Other versions
CN1084895C (zh
Inventor
田中瑞惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1151048A publication Critical patent/CN1151048A/zh
Application granted granted Critical
Publication of CN1084895C publication Critical patent/CN1084895C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Memory System (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

在显示存贮器10中，显示数据存储区指定寄存器11指定一个显示数据区，屏蔽位宽提定寄存器12指定一个写屏蔽位宽。根据这些数据，屏蔽控制信号发生器13提供一个与外部地址数据相应的屏蔽控制信号给写控制单元14。写控制单元14在显示存贮器10内只写入外部写数据的有效位。

Description

存储控制系统
本发明是关于存储数据的存储控制系统，特别是关于高效处理显示数据的存储控制系统及方法。
在荧光显示板上显示数据的存储控制系统中，有一种趋势：随着显示复杂性的不断增加要处理的显示数据的数量也要增加，还有一种趋势：为了实现显示的多样化，重写显示数据的频率在增加。
同时，在时分驱动显示中，经常要重写的数据(像段数据)及由荧光显示板确定的初始设定时分驱动以后不要重写的数据(像数字式数据)可以在同一个存贮器中作为显示数据出现，并且一定要以给定的位单位进行写控制。
图3是具有地址区130到17F并能为每个地址存取8位且显示5个地址的数据作为一个单位的一个显示存贮器地址分配图。
阴影区是为显示内存使用的不需要重写数据的数字数据存储区，也就是说，它是一个写入禁止区。阴影区左边区域是一个作为显示数据输出的一个段数据存储区，也即是要求数据重写的一个写允许区。
现在描述作为已有技术例1的一个存储控制系统，在此系统中软件逻辑操作用于重写数据，首先进行检查外部提供的地址是存在于写允许区还是存在于写禁止区。如果当写禁止区存在于该地址中时检查的结果是″正确″的，在这个地址包含不必重写的位的情况下，也即，为了让这个位数据得到屏蔽，则仅含有不要重写的因此要被屏蔽的位的数据可通过将只有写允许数据在读出数据当中被清″0″的数据和最初已存储在相应的地址中的数据进行逻辑与而得到。那么，写数据和写禁止位被清″0″的数据逻辑与后可得到仅使写允许位有效的数据。随后，用只保持被屏蔽的位的读出数据执行逻辑或操作，因此，实现了对该地址的有效位的重写。
图7是操作流程图，其中数据″01010001B″(B表示二进制数)存储在如图3所示显示存储器的第165号地址中，存取地址165号和写数据″11101000B″是外部提供的。在165号地址中，第0位是一个数字数据区，也就是写禁止区。
首先检查外部提供的地址是否是第0位是写禁止区的16X号地址。因为检查的结果是″正确″，165号地址中的数据″0101001B″被读出并和数″00000001B″逻辑与以保持第0位数据。那么写数据″11101000B″和″11111110B″逻辑与，第7位至第1位是有效数据的写数据″11101000B″和只有第0位被保持的读出数据″00000001B″进行逻辑或。最终的结果″11101001B″写在显示存贮器的165号地址中。
现在，考虑一种情况，在这种情况中数据″11010110B″存储在图3所示的显示存贮器的16A地址中，作为存取地址的16A号地址和写数据″01010101B″是外部提供的。16A号地址象165号地址一样是一个写禁止区。
首先，检查外部提供的16X号地址是否是作为一个其中的第0位是写禁止区的地址。因为检查的结果是″正确″，16A号地址中的数″11010110B″从显示存贮器中读出以便与数据″00000001B″逻辑与以保持第0位数据。
然后，写数据″01010101B″和″11111110B″逻辑与，第7位至第1位是有效数据的写数据″01010100B″和只有第0位被保持的读出数据″00000000B″逻辑或。最终的数据″01010100B″写在显示存贮器的16A号地址中。
在这个已有技术的实例中，在写允许区也即图3例子中的17X和16X地址的第7位到第1位区域，一个段数据组的一次重写大约需要220步。通常，为了显示n倍段数据组的重写大约需要220×n个程序步，这导致ROM效率及程序处理效率的大大下降。而且，软件开发人员要考虑进行屏蔽的那些位不得不事先在软件中设定屏蔽数据。
现在，描写已有技术例2，即由日本专利公开出版物Showa 63-8951公开的″具有存储屏蔽数据的寄存器的数据存储系统″的存储控制。例2中，用硬件实现了软件的处理。
至此，在显示存贮器中存在一个写允许区和一个写禁止区，实际上在显示存贮器的存取单元中，准备寄存器，用与显示内存存取单元位宽相应的一个数来设定屏蔽数据，用与要被存取的地址相应的屏蔽数据选择其中一个寄存器，对已被选择的寄存器设定的屏蔽数据和使用所选的寄存器的写数据进行操作，并在显示存贮器中写入操作的结果。
图8是有多个寄存器存储与显示存贮器存取单元位宽相应的屏蔽数据的一个数据存储系统方框图。在此例中，显示存贮器10是以8位的单元存取的，且显示数据存储在此存贮器中。有效位宽寄存器51至54是8位寄存器，与显示存贮器10的存取单元(即8位)相应的屏蔽数据存储在这些寄存器中。
图9表示的是实现如图3所示显示存贮器10内的数据屏蔽时有效位宽寄存器51至53中的固定数据。位″1″是重写位，位″0″是要被屏蔽的位。二维地址发生器55指定显示存贮器10中一个区的地址范围，有效位宽指定寄存器51至54的基本数据被指定到这个地址范围。当显示存贮器10的一个存取地址在二维地址发生器55所指定的范围内时，有效位宽寄存器51至54由选择器56所选定。可变位宽逻辑操作单元57执行对外部提供写数据、来自所选有效位宽寄存器的屏蔽数据和存储在显示存贮器10的重写目标地址中的数据(由位存取控制单元58读出)的操作。操作的结果经位存取控制单元56存储在显示存贮器10的重写目标地址中。
现在用一个例子来描述一下操作，在此例中数″0101001B″象已有技术例1所解释的一样存储在如图3所示显示存贮器的165号地址中。当数据″11101000B″作为写数据由外部提供到165号地址时，二维地址发生器55和选择器56选择有效位宽寄存器52，与165号地址相应的基本数据存储在寄存器52中，屏蔽数据″11111110B″被提供到可变位宽逻辑操作单元57。在可变位宽逻辑操作单元57中将外部提供的写数据″11101000B″和屏蔽数据″11111110B″逻辑与。外部写数据的第0位因此变成零，这样就提供数据″11101000B″。经位存取单元58向可变位宽逻辑操作单元57提供显示存贮器10中165号地址内的数据″01010001B″，单元57还执行数据″01010001B″和来自有效位宽寄存器52的屏蔽数据的反码″00000001B″的逻辑与操作。操作的结果是″00000001B″，显示存贮器10的165号地址中第0位的值得到了保持。
按上述方式，作为来自有效位宽寄存器52的屏蔽数据的反码″00000001B″和显示存贮器10中165号地址内的数据″01010001B″逻辑与，该相与的结果再与已进行过位操作的外部写数据逻辑或。已屏蔽的写数据″11101001B″被写到显示存贮器10的165号地址中。在所示的已有技术的数据存储系统的存储控制中，需要提供一个选择器，用于根据显示存贮器10的存取单元位宽的数选择设定显示存贮器存取单元中的屏蔽数据的寄存器，而且也用于选择一个与选择地址相应的存取单元宽度的寄存器。
例如，经常要重写的数(象荧光显示板显示段数据)和由荧光显示板确定的时分驱动数据(象数字数据)在最初被设定后，如果给定的位单元的写控制必须在不需要重写的数据的同样的存贮器地址上进行，根据如图8所示的数据存储系统，用于存储显示存贮器存取单元的屏蔽数据的有效位宽寄存器的数目就必须和显示存贮器存取单元的位数相对应，这就意味着元件数目的增加。
而且，可变位宽逻辑操作单元57对三个不同的数据执行操作，即：外部提供的写数据，来自所选的有效位宽寄存器的屏蔽数据，以及存储在显示存贮器10中重写目标地址内的并由位存取控制单元58读出的数据。因此，可变位宽逻辑操作单元在电路结构上变得复杂，整个元件数量增加，芯片的尺寸会加大。而且，一定要将可变位宽逻辑操作单元57中的操作结果经位存取控制单元58存储在显示存贮器10的重写目标地址中，因此，数据的写过程也需要时间。
本发明一方面提供了一种存储控制系统，此存储控制系统有一存贮器，存贮器中有存贮元件阵列和按预定的位宽单位存取存贮器的存贮器存取单元，此存储控制包括：用于保持数据以指定存贮器中不必重写所存储的内容的一块区域的装置；比较存贮器地址和数据的装置，以及作为比较装置的比较结果，如果发现不需改变存储内容的区域被包括在由被比较的地址所选定的位宽中，在相应于不要重写存储内容的区域的存贮元件中禁止写数据的装置。
本发明另一方面提供了一个存储控制系统，包括：一个由多个位边界分割的存贮器；以相邻位边界之间的位数作为单位存取存贮器的装置；以及对存贮器的一个特殊区域禁止改变数据的禁止装置；根据规定特殊区至少一个侧边的第一数据和规定特殊区的宽度的第二数据指定一个写禁止地址的禁止装置。
本发明的另一方面提供了对由多个位边界分割的存贮器控制数据的读和写的一种存储控制方法，它包括：第一步：指定一个写禁止区；第二步：判断是否在写禁止区中存在任何位边界；第三步：对判断的结果如果没有发现位边界，允许在存贮器中写所有的数据，如果有存在位边界，根据位边界通过计算相应于写禁止区的位宽在一个写禁止区禁示改变数据。
本发明的下一方面提供了一种存储控制系统，包括：一个显示存贮器，显示存贮器具有根据外部提供的地址可写入和读出数据的一个写允许区和写禁止区，根据显示位宽指定的数据来指定存储在显示存贮器中的显示数据的X和/或Y方向显示位宽的显示数据存储区指定寄存器；屏蔽位宽指定寄存器，用来指定要被屏蔽数的屏蔽位宽要被屏蔽的数据即是根据屏蔽位宽指定数据由显示数据存储区指定寄存器指定的显示位宽中不需重写的数据；显示数据存储区指定寄存器和屏蔽位宽指定寄存器，指定显示存贮器的地址分配图上的X和/或Y方向上的位宽；一个写判断/指定信号发生器，用来确定显示存贮器中写禁止区的相对端以确定地址的四个不同状态、即一个所有位都在写允许区的地址、预定的高位在写允许区并且预定的低位在写禁止区的地址、一个所有位都在写禁止区的地址、以及一个预定的高位在写禁止区并且预定的低位在写允许区的地址，并用来确定相应于提供的地址数据的四个屏蔽状态数中的任何一个的地址，并且用来针对相应于该地址的位单元产生一个写允许信号和写禁止信号；和一个写控制单元，用来相对于写判断/指定信号发生器提供的位单元根据写允许信号和写禁止信号在显示存贮器中只写入写数据的有效位。
其它的目的和优点将参考附图从下列的描述中加以阐明。
图1是根据本发明存储系统的第一个实施例的方框图；
图2是根据本发明第二个实施例的数据存储系统的方框图；
图3是根据已有技术和本发明一个显示存贮器地址分配图；
图4是根据第二个实施例显示存贮器中显示数据存储器地址分配图的一个例子；
图5是写判断/指定信号发生器操作的一个流程图；
图6是根据第一和第二个实施例的存储控制系统操作的流程图；
图7是已有技术系统操作的一个流程图；
图8是一个有多个用来存储相应于显示存储器存取单元位宽的屏蔽数据的寄存器的数据存储系统方框图；
图9表示的是当实现如图3所示的显示存储器10内数据屏蔽的例子时有效位宽寄存器51至53中的固定数据。
现在将参考附图描述本发明的最佳实施例。图1是根据本发明存储控制系统的第一个实施例的方框图。
现在将描述系统的各个部分。显示存贮器10有一个写允许区和一个写禁止区。根据外部提供的地址，数据可以写进显示存贮器中所提供的地址并可从中读出数据。图3表示的是显示存贮器10的存贮地址分配图。象所表示的那样，存贮器有地址号130至17F的区域。每个地址能8位存取，5个地址的数据能作为一个单元数据被显示。
这个实施例是一存储控制系统18，包括一显示单元16和一微机17。显示单元16最多能显示40位。显示位宽指定数据是微机17中的CPU15的输出，从而该数据可输入到显示数据存储区指定寄存器11。显示数据存储区指定寄存器11指定显示存贮器10中存贮的显示数据的X方向的显示位宽。屏蔽位宽指定数据是微机17中CPU15的输出，它输入到一个屏蔽位宽指定寄存器12。屏蔽位宽指定寄存器12指定要被屏蔽数的屏蔽位宽，也就是由显示数据存储区指定寄存器11指定的显示位宽中不要重写的数据。
显示数据存储区指定寄存器11和屏蔽位宽指定寄存器12指定显示存贮器10的地址分配图上的X方向的位宽。CPU15输出地址数据以指定X和Y方向地址。写判断/指定信号发生器13接受显示数据存储区指定寄存器11的输出、屏蔽位宽指定寄存器12的输出、以及CPU15的地址数据，并且产生写控制单元14所必须的一个信号。
现在将参考图5的流程图对写判断/指定信号发生器的操作进行描述。在显示数据存储区指定寄存器11中设定的数据中的高三位数据，(也就是第5位至第3位)用A5至A3来表示，它的低三位数据(也就是第2位至第0位)用A2至A0来表示。屏蔽位宽指定寄存器12中设定的数据中的高三位数据(也就是第5位至第3位)用C5至C3来表示，它的低三位数(也就是第2位至第0位)用C2至C0表示。当显示存贮器10地址区的最高地址用一个二进制数指定时，第6位至第4位数据减去C5至C3的结果数据用D5至D3表示。从CPU15输出的用二进制数表示的数据的地址第6位至第4位(显示存贮器10在X方向的地址数据)用E6至E4表示。
首先，第一比较器将E6至E4和B5至B3比较。如果E6至E4＜B5至B3，相关的地址不包含写禁止区和一写允许区之间的边界，这样8位数据能重写。
如果由第一比较器比较的两个数据相同，第二比较器比较数E6至E4和D5至D3。如果E6至E4＜D5至D3，相关的地址包含写禁止区和写允许区之间的边界，则写入由数据A2至A0指定位的高位是禁止的。如果第二比较器比较的两个数据相同，相关的地址包含写禁止区和写允许区的右端边界和左端边界。在这种情况下，右端边界由A2至A0指定，左端边界由C2至C0指定。
随后，第一比较器比较数据E6至E4和B5至B3如果E6至E4＞B5至B3，第三比较器比较数据E6至E4和D5至D3。如果E6至E4＜D5至D3，相关的地址不包含写禁止区的写允许区之间的边界，因此，重写8位数据是禁止的。
进一步，第三比较器比较的两个数据相同，相关地址包含禁止区和写允许区之间的边界重写由数据C2至C0指定位的最高位是可能的。第三比较器又进一步比较数E6至E4和D5至D3。如果E6至E4＞B5至B3，相关地址不包含写禁示区和写允许区之间的边界，因此重写8位数据是可能的。
从上述的操作中可以看到，通过确定显示存贮器10中写禁止区的相对端，四个不同状态的地址被确定了，也就是，所有位都在写允许区的一个地址、高n位在写允许区并且低(8-n)位在写禁止区的一个地址，所有位都在写禁止区的一个地址、高n位在写禁止区、低(8-n)位在写允许区的一个地址。
接着，写判断/指定信号发生器13确定上述相应于CPU15输出的地址数据的四个数据屏蔽状态中的任何一个的地址，并针对相应于该地址的位单位产生一个写允许信号和一个写禁信号。
写控制单元14针对写判断/指定信号发生器13产生的位单位并按照写允许和写禁止信号在显示存贮器10中只写入CPU15输出的写数据的有效位。
现在描述在如图3所示的显示数据存贮图的例子中的显示数据重写操作。假定数据″01010001B″存储在显示存贮器10的165号地址中。
首先在显示数据存储区指定寄存器11中设定″26位″的占用位宽，在屏蔽位宽指定寄存器12中设定″1位″的屏蔽位宽。从17X一侧起的地址所用的位宽由显示数据存储区指定寄存器11中设定的数据来确定，也就是写判断/指定信号发生器13确定：写禁区的右边界是显示存贮器10中17X一侧地址起第四个字节的14X号地址中的第6位的位置，并通过计算显示数据存储区指定寄存器11中设定的数据″26位″和屏蔽位宽指定寄存器12中设定的数据″11位″的差值″15位″来确定写禁止区左边界是显示存贮器10中17X一侧地址起第二个字节的16X号地址中的第0位的位置。这就意味着，写禁止区的范围是从16X号地址的第0位到14X号地址的第6位。
因此，在17X号地址和13X号地址中所有位都在写允许区，16X号地址的第7位到第1位在写允许区，第0位在写禁止区，15X地址中所有位都是在禁示区，14X号地址中第7位和第6位在写禁止区，第5位到第0位在写允许区。
当CPU15输出写数据″11101000B″到165号地址(165号地址中第7位至第1位在写允许区、第0位在写禁止区)，写判断/指定信号发生器13产生一个165号地址的第7至第1位的写允许信号和一个165号地址的第0位的写禁止信号，并且第7位至第1位作为数据″11101000XB″(X表示写禁止)写入显示存贮器10中。因为第0位数据″1B″在重写以前被保持，165号地址中的数据在重写以后是″111010001B″。
类似地，当CPU15输出写数据″100101110B″到179号地址(179号地址中所有位都在写允许区)，写判断/指定信号发生器13发出第7位至第0位写允许信号到写控制单元14，数据″100010110B″被写到显示存贮器10的170号地址中。
153号地址中的所有位都在写禁止区。因此写指定信号发生器13发出第7位至第0位写禁止信号到写控制单元14，这样153号地址中的数据按原样被保持，不必进行任何写操作。
虽然上述的第一实施例有显示数据存储区寄存器11，但是在整个显示存贮器10由显示数据存储区构成的情况下，这个寄存器就不是必要的了。也即，在这种情况下只有屏蔽位宽指定寄存器12就足够了。
现在，参考根据第二个实施例的数据存储系统的方框图描述第二个实施例。第二个实施例的显示数据存储区指定装置不同于第一个实施例。具体而论，显示数据存储区指定寄存器由二个寄存器构成，也即，一个表示X方向存储区的X方向指定寄存器21a，和一个表示Y方向存储区的Y方向指定寄存器21b。
图4表示的是显示存贮器中显示数据存储地址图的一个例子。由虚线包围的矩形是显示数据存储区，表示成阴影的是数字数据存储区，即，写禁止区，在使用显示存贮器时在这样的区域内不需要重写数据。象图4所表示的那样，显示存贮器10有130号到17F号的地址区。每个地址能存取8位，可将5个地址的数据作为一个单位数据显示。这个实施例是能最多显示40位的一个显示存贮器。
现在将对实现图4中显示数据存储例子中的显示数据重写的操作加以描述。
首先，在显示数据存储区指定单元的X方向指定寄存器21a中设定″26位″作为X方向的使用位，显示存贮器10的显示数据存储区中X方向是从17X号地址中的第7位到14X地址中的第6位，并且通过在Y方向指定寄存器21b中设定″12行″作为Y方向的使用行，显示存贮器10的显示数据存储区中Y方向是从1X0号地址到1XB号地址。在两个寄存器21a和21b中的数据确定了如图4中所表示的虚线所包围的矩形一样的显示数据存储区。
接着在屏蔽位宽指定寄存器12中设定″11位″作为屏蔽位宽，显示数据存储区中X方向数据屏蔽区是从低侧起的第11位，即14X地址中的第6位至16X地址中的第0位。此时，显示数据存储区在Y方向最多可达1XB地址，这就意味着在此实施例中图4所示的阴影区是写禁止区。
现在假定数据″01010001B″存储在显示存贮器10的165号地址中。当CPU15发出写数据″11101000B″到165号地址时(165号地址中第7位到第1位在写允许区，第0位在写禁止区)，写指定信号发生器23发出165号地址中的第7位到第1位的写允许信号给写控制单元14，并且第7位到第1位作为数据″111010100XB″(X代表写禁止)被写入。因为第0位被保持成″1B″，即重写前的数据，重写后的165号地址中的数据为″11101001B″。
当CPU15提供写数据″01000011B″到16C号地址时(16C号地址中所有位都在写允许区)，写判断/指定信号发生器23提供一个第7位至第0位写允许信号给写控制单元14，数据″01000011B″被写在显示存贮器10的16C号地址中。同样，当CPU15提供写数据″10010110B″给179号地址时(179号中的所有位都在写允许区)，写判断/指定信号发生器23提供一个第7至第0位的写允许信号给写控制单元14，数据″10010110B″被写在显示存贮器10的179号地址中。
当CPU15提供写数据″01011010B″给153号地址时(153号中所有位都在写禁止区)，写判断/指定信号发生器23提供一个第7至第0位写禁止信号给写控制单元14，153号地址中的数据得到保持，不写入任何数据。
类似地，当CPU15提供写数据″11010111B″给15E号地址时(15E号地址中所有位都在写允许区)，写判断/指定信号发生器23提供一个第7至第0位的写允许信号给写控制单元14，数据″11010111B″写到显示存贮器10的15E号地址中。
尽管此实施例已通过使用显示存贮器和显示数据得到了描述，但这决不意味着是限制性的，当然此实施例在存储系统数据读写的控制中同样是一有用的技术。
例如，当经常要重写的数据(象荧光显示板显示数据)和由显示板确定的时分驱动数据(象数字数据)设定后，在相同的存贮器地址中必须用不重写数据按给定的位单位进行写控制，在这种情况下，在如图8所示的数据存储系统中，用于在显示存贮器中存储存取单元屏蔽数据的有效位宽寄存器的总数就必须与显示存贮器存取单元的位宽相对应。在第一个实施例中，在显示存储区指定寄存器11和屏蔽位宽指定寄存器12中通过允许数据重写可将寄存器的数量从40减少到12。
此外，对于前面描述的已有技术数据存储系统，可变位宽逻辑操作单元57对三个不同的数据执行操作，即外部提供的写数据，所选择的有效位宽寄存器输出的屏蔽数据，以及由位存取控制单元58读出时存储在显示存贮器10的重写目标地址中的数据。因此，可变位宽逻辑操作单元的电路结构已很复杂了，导致整个元件数量的增加。然而，按如图5所示方式操作的写判断/指定信号发生器的结构，电路结构被简化了，因此减少元件数是可能的。
在数据存储系统中，经位存取控制单元58将可变位宽逻辑操作单元57中的操作结果存储在显示存贮器10的重写目标地址中，这样在数据重写过程中需要相当多的时间。根据本发明，电路被简化，数据处理也被简化，因此减少数据重写时间是可能的。
和用软件进行屏蔽控制的已有技术数据存储系统的图7的操作不同，该存储控制系统的第一和第二实施例的图6流程用一步就可实现，这样当然可能提高处理速度。
在不超出本发明的范围的条件下结构上的变化对本领域的普通技术人员来说是会想到的，并可进行各种显而易见的不同改进和实施例。在前面的描述和附图中陈述的内容只是通过说明提供的。因此期望以前的描述只是说明性的而不是限制性的。

Claims (7)

1.一种存储控制系统，具有一个存贮器，存贮器中有一存贮元件陈列和一个按预定的位宽单位存取存贮器的存贮器存取单元，包括：
用来保持数据以指定存贮器中存储的内容必重写的区域的装置；
比较存贮地址和所说数据的装置；和
作为比较装置的比较结果、如果发现不需改变存储内容的区域被包括在由被比较的地址所指定的位宽中，在相应于不要重写存储内容区域的存贮单元禁止写数据的装置。
2.根据权利要求1的存储控制系统，其中将所说的不需重写存储内容区域的最后地址和表示所说区域宽度的数据用作指定所说区域的数据。
3.根据权利要求1的存储控制系统，其中有关存贮器的行方向的第一数据和有关存贮器列方向的第二数据被用作指定所说不需改变存储内容区域的数据。
4.一种存储控制系统包括：
一个由多个位边界划分的存贮器，
用的相邻位边界之间的位数作为一个单位来存取存贮器的装置，和
对存贮器的一个特殊区域禁止改变数据的禁示装置，
根据规定特殊区至少一个侧边的第一数据和规定特殊区宽度的第二数据指定写禁止地址的禁止装置。
5.一种对由多个位边界分割的存贮器控制数据的读和写的存储控制方法，包括：
第一步：指定一写禁示区；
第二步：判断在禁止区中是否存在任何位边界；和
第三步：作为判断的结果如果没有存在发现位边界，允许在存贮器中写所有的数据，如果存在位边界，通过根据位边界计算相应于写禁止区的位宽，在一个写禁止区禁止改变数据。
6.存储控制系统，包括：
一个具有根据外部提供的地址可写入和读出数据的一个写允许区和写禁止区的显示存贮器；
一个根据显示位宽指定数据来指定存储在显示存贮器中的显示的X方向显示位宽的显示数据存储区指定寄存器；
一个屏蔽位宽指定寄存器，用来指定要被屏蔽数的屏蔽位宽，即根据屏蔽位宽指定数据由显示数据存储区指定寄存器指定的显示位宽中不需重写的数据；
所说的显示数据存储区指定寄存器和屏蔽位宽指定寄存器指定显示存贮器地址分配图上的X方向的位宽；
一个写判断/指定信号发生器，用来确定显示存贮器中写禁止区的相对端，从而确定四个不同状态的地址，一个所有位都在写允许区的地址。一个预定的高位在写允许区并且预定的低位在写禁止区的地址、一个所有位都在写禁止区的地址、一个预定的高位在写禁止区并且预定的低位在写允许区的地址，确定相应于提供的地址数据的四个数据屏蔽状态中的任何一个的地址，并根据相应于该地址的位单元产生一个写允许信号和一写禁止信号；和
一个写控制单元，相对于写判断/指定信号发生器提供的位单元按照写允许信号和写禁止信号在显示存贮器中只写入写数据的有效位。
7.存储控制系统，包括：
一个具有根据外部提供的地址可写入和读出数据的一个写允许区和一个写禁止区的显示存贮器；
二个根据显示位宽指定数据来指定存储在显示存贮器中的显示数据X方向和Y方向显示位宽的显示数据存储区指定寄存器；
一个屏蔽位宽指定寄存器，用来指定要被屏蔽的数据的屏蔽位宽，要被屏蔽的数据是根据屏蔽位宽指定数据由显示数据存储区指定寄存器指定的显示位宽中不需重写的数据；
所说的显示数据存储区指定寄存器和屏蔽位宽指定寄存器指定显示存贮器地址分配图上的X方向和Y方向的位宽；
一个写判断/指定信号发生器，用来确定显示存贮器中写禁止区的相对端以规定四个不同状态的地址，一个所有位都在写允许区的地址、一个预定的高位在写允许区并且预定的低位在写禁止区的地址、一个所有位都在写禁止区的地址、一个预定的高位在写禁止区并且预定的低位在写允许区的地址，确定相应于提供的地址数据的四个数据屏蔽状态中的任何一个的地址。针对相应于该地址的位单位产生一个写允许信号的一个写禁止信号；和
一个写控制单元，用来相对于写判断/指定信号发生器提供的位单位并按照写允许信号和写禁止信号在显示存贮器中只写入写数据的有效位。
CN95119937A 1994-10-19 1995-10-19 存储控制系统 Expired - Fee Related CN1084895C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP253852/94 1994-10-19
JP6253852A JP2729151B2 (ja) 1994-10-19 1994-10-19 記憶制御装置

Publications (2)

Publication Number Publication Date
CN1151048A true CN1151048A (zh) 1997-06-04
CN1084895C CN1084895C (zh) 2002-05-15

Family

ID=17257037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95119937A Expired - Fee Related CN1084895C (zh) 1994-10-19 1995-10-19 存储控制系统

Country Status (6)

Country Link
US (1) US5777632A (zh)
EP (1) EP0708429B1 (zh)
JP (1) JP2729151B2 (zh)
KR (1) KR100225726B1 (zh)
CN (1) CN1084895C (zh)
DE (1) DE69533499D1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107656888A (zh) * 2016-07-26 2018-02-02 发那科株式会社 滤波电路、具备滤波电路的通信电路以及数值控制装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE38997E1 (en) * 1995-02-03 2006-02-28 Kabushiki Kaisha Toshiba Information storage and information processing system utilizing state-designating member provided on supporting card surface which produces write-permitting or write-inhibiting signal
JP3660382B2 (ja) * 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147785A (ja) * 1984-01-12 1985-08-03 株式会社アスキ− 論理領域間デ−タ移動制御装置
US4710767A (en) * 1985-07-19 1987-12-01 Sanders Associates, Inc. Method and apparatus for displaying multiple images in overlapping windows
US5185859A (en) * 1985-10-22 1993-02-09 Texas Instruments Incorporated Graphics processor, a graphics computer system, and a process of masking selected bits
JPS62157460A (ja) * 1985-12-28 1987-07-13 Toshiba Corp 画像デ−タ書込み制御装置
US4941111A (en) * 1986-04-18 1990-07-10 Advanced Micro Devices, Inc. Video picking and clipping method and apparatus
JPS638951A (ja) 1986-06-30 1988-01-14 Toshiba Corp 情報記憶装置
JPS6367867A (ja) * 1986-09-10 1988-03-26 Fuji Xerox Co Ltd 画像処理方法
JP2541539B2 (ja) * 1987-02-13 1996-10-09 日本電気株式会社 図形処理装置
JPH01233590A (ja) * 1988-03-14 1989-09-19 Toshiba Corp 携帯可能電子装置
US5274364A (en) * 1989-01-09 1993-12-28 Industrial Technology Research Institute Window clipping method and device
JPH0322058A (ja) * 1989-06-20 1991-01-30 Oki Electric Ind Co Ltd アドレス検証方法
US5218674A (en) * 1990-09-14 1993-06-08 Hughes Aircraft Company Hardware bit block transfer operator in a graphics rendering processor
US5255360A (en) * 1990-09-14 1993-10-19 Hughes Aircraft Company Dual programmable block texturing and complex clipping in a graphics rendering processor
JP3016490B2 (ja) * 1990-09-28 2000-03-06 富士写真フイルム株式会社 Ｉｃメモリカード
US5276437A (en) * 1992-04-22 1994-01-04 International Business Machines Corporation Multi-media window manager
JP3413201B2 (ja) * 1992-12-17 2003-06-03 セイコーエプソン株式会社 ウィンドウ型及び他の表示オペレーションのためのグラフィックス制御プレーン
US5493646A (en) * 1994-03-08 1996-02-20 Texas Instruments Incorporated Pixel block transfer with transparency

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107656888A (zh) * 2016-07-26 2018-02-02 发那科株式会社 滤波电路、具备滤波电路的通信电路以及数值控制装置
CN107656888B (zh) * 2016-07-26 2019-08-30 发那科株式会社 滤波电路、具备滤波电路的通信电路以及数值控制装置

Also Published As

Publication number Publication date
KR960015208A (ko) 1996-05-22
JPH08115256A (ja) 1996-05-07
US5777632A (en) 1998-07-07
DE69533499D1 (de) 2004-10-21
CN1084895C (zh) 2002-05-15
EP0708429A1 (en) 1996-04-24
EP0708429B1 (en) 2004-09-15
KR100225726B1 (ko) 1999-10-15
JP2729151B2 (ja) 1998-03-18

Similar Documents

Publication Publication Date Title
US6725448B1 (en) System to optimally create parallel processes and recording medium
US8239619B2 (en) Method and apparatus for high-speed byte-access in block-based flash memory
US6505283B1 (en) Efficient memory allocator utilizing a dual free-list structure
US5249295A (en) Digital computer register allocation and code spilling using interference graph coloring
CN1118027C (zh) 存储器访问保护
US5781201A (en) Method for providing improved graphics performance through atypical pixel storage in video memory
CN1008486B (zh) 图象处理系统
US20130047162A1 (en) Efficient cache reuse through application determined scheduling
US4550367A (en) Data processing system having hierarchical memories
Arabnia et al. Arbitrary rotation of raster images with SIMD machine architectures
CN1471670A (zh) 存储器件、存储控制方法以及程序
KR910000365B1 (ko) 기억회로
CN1084895C (zh) 存储控制系统
US6600493B1 (en) Allocating memory based on memory device organization
EP0147542B1 (en) A multiple window display system
CN1471052A (zh) 用于在认可阿尔法通道的环境中使用非阿尔法通道图像数据的系统和方法
CN1832041A (zh) 信息存储设备
US5052046A (en) Image processing method and apparatus therefor
US20070169056A1 (en) Blocking of nested loops having feedback or feedforward indexes
JPS5844263B2 (ja) 記憶制御回路
US20210303355A1 (en) Memory allocation for processing-in-memory operations
CN1290018C (zh) 交织/去交织方法及装置
JPS58211186A (ja) 分割画面表示制御方式
CN1010715B (zh) 在虚拟存储系统中进行页面置换的装置和方法
JP4487568B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIPPON ELECTRIC CO., LTD.; NEC ELECTRONICS TAIWAN

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030418

Patentee after: NEC Corp.

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee