JPH09306186A - フラッシュ・メモリ制御装置および方法 - Google Patents
フラッシュ・メモリ制御装置および方法Info
- Publication number
- JPH09306186A JPH09306186A JP12382796A JP12382796A JPH09306186A JP H09306186 A JPH09306186 A JP H09306186A JP 12382796 A JP12382796 A JP 12382796A JP 12382796 A JP12382796 A JP 12382796A JP H09306186 A JPH09306186 A JP H09306186A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- unit
- erase count
- erase
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 フラッシュ・メモリの寿命の向上。
【解決手段】 フラッシュ・メモリの各ユニットのイレ
ーズ回数をサーチする（Ｓ４０２）。これは、フラッシ
ュ・メモリの各ユニットに格されているイレーズ回数を
読み取る処理である。そして、そのイレーズ回数を昇順
もしくは降順にソートする（Ｓ４０４）。そして、ソー
トした結果に従って、イレーズ回数の多いユニットと少
ないユニットを交換する（Ｓ４０６）。フラッシュ・メ
モリのデータ領域とフリー領域のみではなく、コード領
域を含めてイレーズ回数の均一化を行うことができ、フ
ラッシュ・メモリの寿命を延ばすことができる。
ーズ回数をサーチする（Ｓ４０２）。これは、フラッシ
ュ・メモリの各ユニットに格されているイレーズ回数を
読み取る処理である。そして、そのイレーズ回数を昇順
もしくは降順にソートする（Ｓ４０４）。そして、ソー
トした結果に従って、イレーズ回数の多いユニットと少
ないユニットを交換する（Ｓ４０６）。フラッシュ・メ
モリのデータ領域とフリー領域のみではなく、コード領
域を含めてイレーズ回数の均一化を行うことができ、フ
ラッシュ・メモリの寿命を延ばすことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、フラッシュ・メモ
リの制御に関し、特にフラッシュ・メモリの寿命をのば
すことのできる制御に関する。
リの制御に関し、特にフラッシュ・メモリの寿命をのば
すことのできる制御に関する。
【０００２】
【従来の技術】従来から、電源がオフしても記憶が消え
ないフラッシュ・メモリを、例えばディスク記憶装置の
ようなブロック型記憶装置と同様の役割で用いている。
そして、フラッシュ・メモリへのアクセスを制御してい
るソフトウェアにより、フラッシュメモリへのインタフ
ェースを、見かけ上ブロック型記憶装置と同様にしてい
る。
ないフラッシュ・メモリを、例えばディスク記憶装置の
ようなブロック型記憶装置と同様の役割で用いている。
そして、フラッシュ・メモリへのアクセスを制御してい
るソフトウェアにより、フラッシュメモリへのインタフ
ェースを、見かけ上ブロック型記憶装置と同様にしてい
る。
【０００３】さて、フラッシュ・メモリの寿命は、その
ユニット（ブロック）毎のイレーズ（消去）回数により
定まる。このため、上記フラッシュ・メモリへのアクセ
スを制御するソフトウェアは、フラッシュ・メモリの内
容をコード領域、データ領域、フリー領域に分け、デー
タ領域とフリー領域のユニット毎のイレーズ回数を均一
にするように制御することにより、フラッシュ・メモリ
の寿命の向上していた。
ユニット（ブロック）毎のイレーズ（消去）回数により
定まる。このため、上記フラッシュ・メモリへのアクセ
スを制御するソフトウェアは、フラッシュ・メモリの内
容をコード領域、データ領域、フリー領域に分け、デー
タ領域とフリー領域のユニット毎のイレーズ回数を均一
にするように制御することにより、フラッシュ・メモリ
の寿命の向上していた。
【０００４】この制御は、フラッシュ・メモリへのアク
セスを制御するプログラムにより行われている。
セスを制御するプログラムにより行われている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例では、コード領域がフラッシュ・メモリの大半を占
める場合や、データ領域によってアクセス頻度に大差が
ある場合には、データ領域とフリー領域のみのイレーズ
回数を均一にしても、その領域のイレーズの回数が耐久
回数を超えてしまうと、フラッシュ・メモリ全体の平均
イレーズ回数がまだそれほどではない場合でも、フラッ
シュ・メモリの全体の寿命がつきてしまうという欠点が
あった。
来例では、コード領域がフラッシュ・メモリの大半を占
める場合や、データ領域によってアクセス頻度に大差が
ある場合には、データ領域とフリー領域のみのイレーズ
回数を均一にしても、その領域のイレーズの回数が耐久
回数を超えてしまうと、フラッシュ・メモリ全体の平均
イレーズ回数がまだそれほどではない場合でも、フラッ
シュ・メモリの全体の寿命がつきてしまうという欠点が
あった。
【０００６】本発明の目的は、フラッシュ・メモリを使
用するシステムにおいて、フラッシュ・メモリを制御す
る際、フラッシュ・メモリの寿命を向上することであ
る。
用するシステムにおいて、フラッシュ・メモリを制御す
る際、フラッシュ・メモリの寿命を向上することであ
る。
【０００７】
【課題を解決するための手段及び作用】上記目的を達成
するために、本発明のフラッシュ・メモリ制御装置およ
び方法は、フラッシュ・メモリを用いた情報処理システ
ムにおいて、システム上の制約により入れ替えできない
ユニットを除き、ユニットのイレーズ回数に応じて、フ
ラッシュ・メモリ全体のユニットを対象に入れ替え処理
を行う。
するために、本発明のフラッシュ・メモリ制御装置およ
び方法は、フラッシュ・メモリを用いた情報処理システ
ムにおいて、システム上の制約により入れ替えできない
ユニットを除き、ユニットのイレーズ回数に応じて、フ
ラッシュ・メモリ全体のユニットを対象に入れ替え処理
を行う。
【０００８】そして、前記イレーズ回数は、前記フラッ
シュ・メモリのユニット毎に格納されている。
シュ・メモリのユニット毎に格納されている。
【０００９】前記入れ替え処理は、フラッシュ・メモリ
のユニット毎に格納されている前記イレーズ回数を読み
取り、読み取った前記イレーズ回数をソートし、ソート
したイレーズ回数に応じて、大きいイレーズ回数のユニ
ットの情報を、イレーズ回数の少ないユニットの情報と
入れ替えて行っている。
のユニット毎に格納されている前記イレーズ回数を読み
取り、読み取った前記イレーズ回数をソートし、ソート
したイレーズ回数に応じて、大きいイレーズ回数のユニ
ットの情報を、イレーズ回数の少ないユニットの情報と
入れ替えて行っている。
【００１０】本発明はフラッシュ・メモリのデータ領域
とフリー領域のみではなく、コード領域を含めてイレー
ズ回数の均一化を行うことができ、フラッシュ・メモリ
の寿命を延ばすことができる。
とフリー領域のみではなく、コード領域を含めてイレー
ズ回数の均一化を行うことができ、フラッシュ・メモリ
の寿命を延ばすことができる。
【００１１】また、本発明は、フラッシュ・メモリの各
ユニットのイレーズ回数をサーチし、その回数の多いユ
ニットと少ないユニットの内容を順に入れ替えている。
ユニットのイレーズ回数をサーチし、その回数の多いユ
ニットと少ないユニットの内容を順に入れ替えている。
【００１２】そのため、均一化がきわめて精緻にでき
る。
る。
【００１３】そして、フラッシュ・メモリを用いた情報
処理システムにおけるフラッシュ・メモリ制御方法を行
うプログラムを格納した記録媒体を用いることにより、
情報処理システムに簡単に実装することができる。
処理システムにおけるフラッシュ・メモリ制御方法を行
うプログラムを格納した記録媒体を用いることにより、
情報処理システムに簡単に実装することができる。
【００１４】
【発明の実施の形態】図面を用いて本発明の実施形態を
説明する。
説明する。
【００１５】図１は、本発明の実施形態を実施するため
の情報処理装置の一構成例である。
の情報処理装置の一構成例である。
【００１６】１はＣＰＵ、２はＬＣＤなどの表示部、３
はキーボードやディジタイザなどの入力部、４はＲＯＭ
などの読み取り専用のメモリ、５はフラッシュ・メモ
リ、６はＲＡＭなどの書き換え可能なメモリである。
はキーボードやディジタイザなどの入力部、４はＲＯＭ
などの読み取り専用のメモリ、５はフラッシュ・メモ
リ、６はＲＡＭなどの書き換え可能なメモリである。
【００１７】ＲＯＭなどの読み取り専用メモリ４には、
ＯＳ（オペレーティングシステム）、ＢＩＯＳなど、特
に書き換えの必要のないものを格納する。フラッシュ・
メモリで構成したメモリ５には、アプリケーションプロ
グラムや各種データなど、特に書き換えがあまり発生し
ないものや、保存したいものを格納する。ＲＡＭなどの
書き換え自由なメモリ６には、実行するプログラムやデ
ータ等を格納する。
ＯＳ（オペレーティングシステム）、ＢＩＯＳなど、特
に書き換えの必要のないものを格納する。フラッシュ・
メモリで構成したメモリ５には、アプリケーションプロ
グラムや各種データなど、特に書き換えがあまり発生し
ないものや、保存したいものを格納する。ＲＡＭなどの
書き換え自由なメモリ６には、実行するプログラムやデ
ータ等を格納する。
【００１８】図２は、本実施実施形態のフラッシュ・メ
モリの一構成例であり、７はフラッシュ・メモリ、８は
フラッシュ・メモリ内のユニットであり、フラッシュ・
メモリを構成する物理的にイレーズ可能な最小単位であ
る。
モリの一構成例であり、７はフラッシュ・メモリ、８は
フラッシュ・メモリ内のユニットであり、フラッシュ・
メモリを構成する物理的にイレーズ可能な最小単位であ
る。
【００１９】さて、ユニット番号について説明する。Ｎ
ブロックが存在している場合、ユニット番号は０〜Ｎ−
１まで存在している。フラッシュ・メモリへのアクセス
は、論理的ユニット番号を用いて行う。これは、イレー
ズの回数を均一にするために、ユニットの入れ替えが発
生するからである。このため、各ユニットに論理的に割
り振った番号を用いて、フラッシュ・メモリのアクセス
を制御する。しかし、本実施形態で使用しているユニッ
ト番号は、ロー・アドレスにあるユニットから順に割り
振った物理的ユニット番号である。以下の説明で特別に
断らない場合、ユニット番号は物理的ユニット番号であ
る。
ブロックが存在している場合、ユニット番号は０〜Ｎ−
１まで存在している。フラッシュ・メモリへのアクセス
は、論理的ユニット番号を用いて行う。これは、イレー
ズの回数を均一にするために、ユニットの入れ替えが発
生するからである。このため、各ユニットに論理的に割
り振った番号を用いて、フラッシュ・メモリのアクセス
を制御する。しかし、本実施形態で使用しているユニッ
ト番号は、ロー・アドレスにあるユニットから順に割り
振った物理的ユニット番号である。以下の説明で特別に
断らない場合、ユニット番号は物理的ユニット番号であ
る。
【００２０】さて、フラッシュ・メモリ７のユニット８
の先頭部分には、そのユニットを制御するために必要な
制御情報が記憶されているユニット制御ブロック９があ
る。このユニット制御ブロック９に記憶されている制御
情報には、少なくともイレーズ回数が含まれている。そ
して、後で説明するが、このユニット制御ブロックは、
ユニットが交換されても交換されず、少なくても対応す
る物理ユニットのイレーズ回数を保持している。
の先頭部分には、そのユニットを制御するために必要な
制御情報が記憶されているユニット制御ブロック９があ
る。このユニット制御ブロック９に記憶されている制御
情報には、少なくともイレーズ回数が含まれている。そ
して、後で説明するが、このユニット制御ブロックは、
ユニットが交換されても交換されず、少なくても対応す
る物理ユニットのイレーズ回数を保持している。
【００２１】フラッシュ・メモリの各ユニットのイレー
ズ回数を均一化して、フラッシュ・メモリの耐久性を向
上させる処理について、図３および図４〜図７を用いて
詳しく説明する。
ズ回数を均一化して、フラッシュ・メモリの耐久性を向
上させる処理について、図３および図４〜図７を用いて
詳しく説明する。
【００２２】図３は、本実施形態を実現するためのデー
タ構成の一例である。これは、例えば図１のＲＡＭ６に
記憶される。１０はユニット番号を格納するｕｎｉｔ、
１１はユニット番号に対応するイレーズ回数を格納する
ｃｏｕｎｔである。これらの格納場所は、ユニット数分
のデータを格納するサイズを持つ。この実施形態の場合
は、Ｎ個分の格納場所を有し、各格納場所をｃｏｕｎｔ
やｕｎｉｔの［］の番号で識別して示す。
タ構成の一例である。これは、例えば図１のＲＡＭ６に
記憶される。１０はユニット番号を格納するｕｎｉｔ、
１１はユニット番号に対応するイレーズ回数を格納する
ｃｏｕｎｔである。これらの格納場所は、ユニット数分
のデータを格納するサイズを持つ。この実施形態の場合
は、Ｎ個分の格納場所を有し、各格納場所をｃｏｕｎｔ
やｕｎｉｔの［］の番号で識別して示す。
【００２３】図４〜図７は本実施例を実現するイレーズ
回数の均一化する処理のフローチャートである。
回数の均一化する処理のフローチャートである。
【００２４】まず、イレーズ回数の均一化処理の概要を
図４のフローチャートを用いて説明する。
図４のフローチャートを用いて説明する。
【００２５】図４において、フラッシュ・メモリの各ユ
ニットのイレーズ回数をサーチする（Ｓ４０２）。これ
は、図２において、各ユニット８のユニット制御ブロッ
ク９に格されているイレーズ回数を、図３のイレーズ回
数の格納場所であるｃｏｕｎｔに入れる処理である。そ
して、そのイレーズ回数を昇順もしくは降順にソートす
る（Ｓ４０４）。本実施形態では、降順にソートしてい
るが、どちらでも構わない。そして、ソートした結果に
従って、イレーズ回数の多いユニットと少ないユニット
を交換する（Ｓ４０６）。
ニットのイレーズ回数をサーチする（Ｓ４０２）。これ
は、図２において、各ユニット８のユニット制御ブロッ
ク９に格されているイレーズ回数を、図３のイレーズ回
数の格納場所であるｃｏｕｎｔに入れる処理である。そ
して、そのイレーズ回数を昇順もしくは降順にソートす
る（Ｓ４０４）。本実施形態では、降順にソートしてい
るが、どちらでも構わない。そして、ソートした結果に
従って、イレーズ回数の多いユニットと少ないユニット
を交換する（Ｓ４０６）。
【００２６】次に図４の各ステップの処理を詳細に説明
する。
する。
【００２７】まず、イレーズ回数のサーチの処理（Ｓ４
０２）の詳細に関して、図５のフローチャートを用いて
説明する。
０２）の詳細に関して、図５のフローチャートを用いて
説明する。
【００２８】図５において、イレーズ回数とユニット番
号を格納するためのポインタとなる変数ｎを０に初期化
する（Ｓ５０２）。ユニットｎをサーチする（Ｓ５０
４）。すなわち、フラッシュ・メモリ中のイレーズ回数
を格納しているアドレスを作成する等の処理を行う。そ
して、作成したアドレスを用いて、フラッシュメモリ中
のユニットｎのユニット制御ブロック９のイレーズ回数
格納場所から、そのユニットのイレーズ回数をリードす
る（Ｓ５０６）。リードしたイレーズ回数を図３に示し
たｃｏｕｎｔ［ｎ］に格納する（Ｓ５０８）。格納した
イレーズ回数に対応するユニット番号をｕｎｉｔ［ｎ］
に格納する（Ｓ５１０）。次のユニットをサーチするた
めにポインタｎをインクリメントする（Ｓ５１２）。全
てのユニットをサーチ済みかどうかを判断して（Ｓ５１
４）、未サーチの場合はＳ５０４へ行き、次のユニット
をサーチする。サーチ済みの場合はリターンする。
号を格納するためのポインタとなる変数ｎを０に初期化
する（Ｓ５０２）。ユニットｎをサーチする（Ｓ５０
４）。すなわち、フラッシュ・メモリ中のイレーズ回数
を格納しているアドレスを作成する等の処理を行う。そ
して、作成したアドレスを用いて、フラッシュメモリ中
のユニットｎのユニット制御ブロック９のイレーズ回数
格納場所から、そのユニットのイレーズ回数をリードす
る（Ｓ５０６）。リードしたイレーズ回数を図３に示し
たｃｏｕｎｔ［ｎ］に格納する（Ｓ５０８）。格納した
イレーズ回数に対応するユニット番号をｕｎｉｔ［ｎ］
に格納する（Ｓ５１０）。次のユニットをサーチするた
めにポインタｎをインクリメントする（Ｓ５１２）。全
てのユニットをサーチ済みかどうかを判断して（Ｓ５１
４）、未サーチの場合はＳ５０４へ行き、次のユニット
をサーチする。サーチ済みの場合はリターンする。
【００２９】これで、図３に示したｃｏｕｎｔ［ｎ］に
はイレーズ回数がユニット番号順に格納され、ｕｎｉｔ
［ｎ］にはユニット番号が昇順に格納されたことにな
る。
はイレーズ回数がユニット番号順に格納され、ｕｎｉｔ
［ｎ］にはユニット番号が昇順に格納されたことにな
る。
【００３０】次は、図４のイレーズ回数のソートの処理
（Ｓ４０４）に関して、図６のフローチャートを用いて
説明する。
（Ｓ４０４）に関して、図６のフローチャートを用いて
説明する。
【００３１】さて、図６において、ループの最後を示す
変数ｂｏｕｎｄをユニットの数に合わせる（Ｓ６０
２）。次に入れ替え（ｓｗａｐ）が行われたかを示す変
数ｔを０（入れ替えが行われない）に初期化する（Ｓ６
０４）。各ｃｏｕｎｔとｕｎｉｔのポインタを示す変数
ｉを０に初期化する（Ｓ６０６）。イレーズ回数を降順
にソートするために、ｃｏｕｎｔ［ｉ］と隣のｃｏｕｎ
ｔ［ｉ＋１］を比較している（Ｓ６０７）。ｃｏｕｎｔ
［ｉ］が大きい場合にはＳ６１４に行き、小さい場合は
Ｓ６０８に行く。Ｓ６０８ではｃｏｕｎｔに格納されて
いるイレーズ回数を入れ替えている。転送用のバッファ
ｗｏｒｋ１を使用して、ｃｏｕｎｔ［ｉ］とｃｏｕｎｔ
［ｉ＋１］とを入れ替えている。そして、その入れ替え
と対応するようにするため、対応するユニット番号であ
るｕｎｉｔ［ｉ］とｕｎｉｔ［ｉ＋１］とを入れ替えて
いる（Ｓ６１０）。転送用のバッファｗｏｒｋ２を使用
している。入れ替えが生じたので、入れ替えが生じたこ
とを示すために、ｔにｉの値を代入する（Ｓ６１２）。
そして、次の隣同士のユニットのイレーズ回数を比較す
るために、ポインタｉをインクリメントする（Ｓ６１
４）。ループの最後であるかどうかを判断するため、ｉ
とｂｏｕｎｄとを比較する（Ｓ６１６）。最後でない場
合はＳ６０６に行き、次の隣同士のユニットと比較を行
う。ループの最後である場合はＳ６１８に行く。Ｓ６１
８では、ｂｏｕｎｄにｔを代入する。これを入れ替え
（ｓｗａｐ）が起こらなくなるまで行う（Ｓ６２０）。
入れ替えが生じなくなるとｔは０である。
変数ｂｏｕｎｄをユニットの数に合わせる（Ｓ６０
２）。次に入れ替え（ｓｗａｐ）が行われたかを示す変
数ｔを０（入れ替えが行われない）に初期化する（Ｓ６
０４）。各ｃｏｕｎｔとｕｎｉｔのポインタを示す変数
ｉを０に初期化する（Ｓ６０６）。イレーズ回数を降順
にソートするために、ｃｏｕｎｔ［ｉ］と隣のｃｏｕｎ
ｔ［ｉ＋１］を比較している（Ｓ６０７）。ｃｏｕｎｔ
［ｉ］が大きい場合にはＳ６１４に行き、小さい場合は
Ｓ６０８に行く。Ｓ６０８ではｃｏｕｎｔに格納されて
いるイレーズ回数を入れ替えている。転送用のバッファ
ｗｏｒｋ１を使用して、ｃｏｕｎｔ［ｉ］とｃｏｕｎｔ
［ｉ＋１］とを入れ替えている。そして、その入れ替え
と対応するようにするため、対応するユニット番号であ
るｕｎｉｔ［ｉ］とｕｎｉｔ［ｉ＋１］とを入れ替えて
いる（Ｓ６１０）。転送用のバッファｗｏｒｋ２を使用
している。入れ替えが生じたので、入れ替えが生じたこ
とを示すために、ｔにｉの値を代入する（Ｓ６１２）。
そして、次の隣同士のユニットのイレーズ回数を比較す
るために、ポインタｉをインクリメントする（Ｓ６１
４）。ループの最後であるかどうかを判断するため、ｉ
とｂｏｕｎｄとを比較する（Ｓ６１６）。最後でない場
合はＳ６０６に行き、次の隣同士のユニットと比較を行
う。ループの最後である場合はＳ６１８に行く。Ｓ６１
８では、ｂｏｕｎｄにｔを代入する。これを入れ替え
（ｓｗａｐ）が起こらなくなるまで行う（Ｓ６２０）。
入れ替えが生じなくなるとｔは０である。
【００３２】図６に示したソートは、バブルソートを用
いているが、それは例示であり、どのようなアルゴリズ
ムのソート処理でも用いることができるのはいうまでも
ない。
いているが、それは例示であり、どのようなアルゴリズ
ムのソート処理でも用いることができるのはいうまでも
ない。
【００３３】これで、図３のｃｏｕｎｔ１１にはイレー
ズ回数が降順に格納され、ｕｎｉｔ１０にユニット番号
がｃｏｕｎｔに格納されているイレーズ回数に対応する
ように格納されたことになる。
ズ回数が降順に格納され、ｕｎｉｔ１０にユニット番号
がｃｏｕｎｔに格納されているイレーズ回数に対応する
ように格納されたことになる。
【００３４】次は、図４のユニットの交換処理（Ｓ４０
６）に関して図７を用いて説明する。
６）に関して図７を用いて説明する。
【００３５】変数ｉはイレーズ回数の多いユニットを示
すために０に初期化し、変数ｊは少ないユニットを示す
ために最大ユニット番号に初期化する（Ｓ７０２）。ユ
ニット番号［ｉ］のユニットと［ｊ］のユニットを交換
する（Ｓ７０４）。実際には、転送のために、ＲＡＭ等
の書き換え可能のメモリにユニットと同じ容量の領域を
バッファとして用意しておき、そのメモリを介してコピ
ーを行う必要がある。次のユニットを交換するために、
変数ｉをインクリメントし、変数ｊをデクリメントする
（Ｓ７０６）。全てのユニットが交換済みかどうかを判
断する（Ｓ７０８）。未交換の場合はＳ７０４へ行き、
次のユニットを交換する。交換済みの場合はリターンす
る。
すために０に初期化し、変数ｊは少ないユニットを示す
ために最大ユニット番号に初期化する（Ｓ７０２）。ユ
ニット番号［ｉ］のユニットと［ｊ］のユニットを交換
する（Ｓ７０４）。実際には、転送のために、ＲＡＭ等
の書き換え可能のメモリにユニットと同じ容量の領域を
バッファとして用意しておき、そのメモリを介してコピ
ーを行う必要がある。次のユニットを交換するために、
変数ｉをインクリメントし、変数ｊをデクリメントする
（Ｓ７０６）。全てのユニットが交換済みかどうかを判
断する（Ｓ７０８）。未交換の場合はＳ７０４へ行き、
次のユニットを交換する。交換済みの場合はリターンす
る。
【００３６】ここで、このユニットの交換の処理に関し
て補足説明する。ユニット同士の交換の際、ユニット内
の全領域を交換するのではない。前述したように各ユニ
ットには、ユニットの先頭にイレーズ回数等のユニット
制御ブロックが格納されている。このユニット制御ブロ
ックまでも交換すると、各物理ユニットのイレーズ回数
が分からなくなるので、これは交換しない。さらに、上
位のソフトウェア・レイヤであるＢＩＯＳ、ＯＳによっ
ては、交換してはいけないユニットが存在することもあ
る。このため、使用するＢＩＯＳやＯＳ依存して、ユニ
ット交換を行う必要がある。
て補足説明する。ユニット同士の交換の際、ユニット内
の全領域を交換するのではない。前述したように各ユニ
ットには、ユニットの先頭にイレーズ回数等のユニット
制御ブロックが格納されている。このユニット制御ブロ
ックまでも交換すると、各物理ユニットのイレーズ回数
が分からなくなるので、これは交換しない。さらに、上
位のソフトウェア・レイヤであるＢＩＯＳ、ＯＳによっ
ては、交換してはいけないユニットが存在することもあ
る。このため、使用するＢＩＯＳやＯＳ依存して、ユニ
ット交換を行う必要がある。
【００３７】さて、この入れ替えは、この入れ替え処理
によりイレーズ回数が増えることになるので、必要最小
限に行う必要がある。このため、例えば、イレーズ回数
の最大と最小がある所定の数以上となったときに、説明
した入れ替え処理を行うようにする。
によりイレーズ回数が増えることになるので、必要最小
限に行う必要がある。このため、例えば、イレーズ回数
の最大と最小がある所定の数以上となったときに、説明
した入れ替え処理を行うようにする。
【００３８】本発明は、複数の機器から構成されるシス
テムに適用しても、１つの機器からなる装置に適用して
もよい。また、本発明は、システムあるいは装置にプロ
グラムを供給することによって達成される場合にも適用
されることは言うまでもない。この場合、本発明を達成
するためのプログラムを格納した記憶媒体をシステムあ
るいは装置が読み出すことによって、上記説明した本発
明の機能を実現し、本発明の効果を享受することができ
る。
テムに適用しても、１つの機器からなる装置に適用して
もよい。また、本発明は、システムあるいは装置にプロ
グラムを供給することによって達成される場合にも適用
されることは言うまでもない。この場合、本発明を達成
するためのプログラムを格納した記憶媒体をシステムあ
るいは装置が読み出すことによって、上記説明した本発
明の機能を実現し、本発明の効果を享受することができ
る。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
フラッシュ・メモリのデータ領域とフリー領域のみでは
なく、コード領域を含めてイレーズ回数の均一化を行う
手段を設けることにより、フラッシュ・メモリ全体のイ
レーズ回数の均一化を図ることができる。
フラッシュ・メモリのデータ領域とフリー領域のみでは
なく、コード領域を含めてイレーズ回数の均一化を行う
手段を設けることにより、フラッシュ・メモリ全体のイ
レーズ回数の均一化を図ることができる。
【００４０】また、他の発明によれば、フラッシュ・メ
モリの各ユニットのイレーズ回数をサーチし、その回数
の多いユニットと少ないユニットの内容を順に入れ替え
るようにする手段を設けることにより、フラッシュ・メ
モリ全体のイレーズ回数の均一化を図ることができる。
モリの各ユニットのイレーズ回数をサーチし、その回数
の多いユニットと少ないユニットの内容を順に入れ替え
るようにする手段を設けることにより、フラッシュ・メ
モリ全体のイレーズ回数の均一化を図ることができる。
【図１】本発明の実施形態を適用する情報処理装置の一
構成例を示す図である。
構成例を示す図である。
【図２】本発明の実施形態を適用するフラッシュ・メモ
リの一構成例を示す図である。
リの一構成例を示す図である。
【図３】本発明の実施形態を実現するデータ構成の一例
を示す図である。
を示す図である。
【図４】本発明の実施形態を実現するイレーズ回数の均
一にする処理の概略を示すのフローチャートである。
一にする処理の概略を示すのフローチャートである。
【図５】本発明の実施形態のサーチ処理を示すフローチ
ャートである。
ャートである。
【図６】本発明の実施形態のソート処理を示すフローチ
ャートである。
ャートである。
【図７】本発明の実施形態のユニットの交換処理を示す
フローチャートである。
フローチャートである。
１ ＣＰＵ ２ 表示部 ３ 入力部 ４ ＲＯＭなどの読み取り専用メモリ ５ フラッシュ・メモリ ６ ＲＡＭなどの書き換え可能メモリ ７ フラッシュ・メモリ ８ フラッシュ・メモリを構成するイレーズ可能な最小
単位であるユニット ９ ユニット制御ブロック １０ 物理的ユニット番号のｕｎｉｔ １１ イレーズ回数のｃｏｕｎｔ
単位であるユニット ９ ユニット制御ブロック １０ 物理的ユニット番号のｕｎｉｔ １１ イレーズ回数のｃｏｕｎｔ
Claims (7)
- 【請求項１】 フラッシュ・メモリを用いた情報処理シ
ステムにおいて、 前記システム上の制約により入れ替えできないユニット
を除き、ユニットのイレーズ回数に応じて、フラッシュ
・メモリ全体のユニットを対象に入れ替え処理を行うこ
とを特徴とするフラッシュ・メモリ制御装置。 - 【請求項２】 前記イレーズ回数は、前記フラッシュ・
メモリのユニット毎に格納されていることを特徴とする
請求項１記載のフラッシュ・メモリ制御装置。 - 【請求項３】 前記入れ替え処理は、 フラッシュ・メモリのユニット毎に格納されている前記
イレーズ回数を読み取り、 読み取った前記イレーズ回数をソートし、 ソートしたイレーズ回数に応じて、大きいイレーズ回数
のユニットの情報を、イレーズ回数の少ないユニットの
情報と入れ替えて行うことを特徴とする請求項２記載の
フラッシュ・メモリ制御装置。 - 【請求項４】 フラッシュ・メモリを用いた情報処理シ
ステムにおけるフラッシュ・メモリ制御方法において、 前記システム上の制約により入れ替えできないユニット
を除き、ユニットのイレーズ回数に応じて、フラッシュ
・メモリ全体のユニットを対象に入れ替え処理を行うこ
とを特徴とするフラッシュ・メモリ制御方法。 - 【請求項５】 前記イレーズ回数は、前記フラッシュ・
メモリのユニット毎に格納されていることを特徴とする
請求項４記載のフラッシュ・メモリ制御方法。 - 【請求項６】 前記入れ替え処理は、 フラッシュ・メモリのユニット毎に格納されている前記
イレーズ回数を読み取り、 読み取った前記イレーズ回数をソートし、 ソートしたイレーズ回数に応じて、大きいイレーズ回数
のユニットの情報を、イレーズ回数の少ないユニットの
情報と入れ替えて行うことを特徴とする請求項５記載の
フラッシュ・メモリ制御方法。 - 【請求項７】 フラッシュ・メモリを用いた情報処理シ
ステムにおけるフラッシュ・メモリ制御方法を行うプロ
グラムを格納した記録媒体において、 前記システム上の制約により入れ替えできないユニット
を除き、ユニットのイレーズ回数に応じて、フラッシュ
・メモリ全体のユニットを対象に入れ替え処理を行うこ
とを特徴とするフラッシュ・メモリ制御のプログラムを
格納した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12382796A JPH09306186A (ja) | 1996-05-17 | 1996-05-17 | フラッシュ・メモリ制御装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12382796A JPH09306186A (ja) | 1996-05-17 | 1996-05-17 | フラッシュ・メモリ制御装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306186A true JPH09306186A (ja) | 1997-11-28 |
Family
ID=14870355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12382796A Pending JPH09306186A (ja) | 1996-05-17 | 1996-05-17 | フラッシュ・メモリ制御装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09306186A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963474A (en) * | 1998-05-11 | 1999-10-05 | Fujitsu Limited | Secondary storage device using nonvolatile semiconductor memory |
| US6687815B1 (en) * | 2000-02-01 | 2004-02-03 | Sun Microsystems, Inc. | Method and apparatus for storing non-volatile configuration information |
| JP2010079860A (ja) * | 2008-09-29 | 2010-04-08 | Hitachi Ltd | 記憶装置およびメモリ制御方法 |
-
1996
- 1996-05-17 JP JP12382796A patent/JPH09306186A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963474A (en) * | 1998-05-11 | 1999-10-05 | Fujitsu Limited | Secondary storage device using nonvolatile semiconductor memory |
| US6687815B1 (en) * | 2000-02-01 | 2004-02-03 | Sun Microsystems, Inc. | Method and apparatus for storing non-volatile configuration information |
| JP2010079860A (ja) * | 2008-09-29 | 2010-04-08 | Hitachi Ltd | 記憶装置およびメモリ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101154189B (zh) | 支持不同存储单元类型的非易失性存储器的设备和方法 | |
| US7882300B2 (en) | Apparatus and method for managing nonvolatile memory | |
| US5717886A (en) | Semiconductor disk device and memory management method | |
| KR100319598B1 (ko) | 플래시메모리어레이액세스방법및장치 | |
| US7788441B2 (en) | Method for initializing and operating flash memory file system and computer-readable medium storing related program | |
| US20080235306A1 (en) | Garbage collection in nonvolatile memories using data attributes, computer program products and methods of operating the same | |
| US20080250220A1 (en) | Memory system | |
| EP0544252A2 (en) | Data management system for programming-limited type semiconductor memory and IC memory card having the data management system | |
| KR20110056424A (ko) | 비-휘발성 저장 시스템의 소모 레벨링 | |
| KR20070015521A (ko) | 메모리 할당 | |
| US20050216687A1 (en) | Data managing method and data access system for storing all management data in management bank of non-volatile memory | |
| JP2010015591A (ja) | 不揮発性記憶システムにおける最高頻度消去ブロックの追跡 | |
| KR20190079672A (ko) | 정보 처리 장치, 메모리 액세스 방법 및 컴퓨터 프로그램 | |
| JPH1185609A (ja) | 半導体記憶装置及びそのデータ管理方法 | |
| JP2005293205A (ja) | 記憶制御装置、制御方法、および制御プログラム。 | |
| US6757806B2 (en) | Method for converting addresses in a semiconductor memory device and apparatus therefor | |
| US7525870B2 (en) | Methods for optimizing page selection in flash-memory devices | |
| JP2007141376A (ja) | 半導体記憶装置及びその制御方法 | |
| US5748537A (en) | Method and apparatus for storing items in flash memory | |
| US8060680B2 (en) | Method of allocating memory | |
| JPH09306186A (ja) | フラッシュ・メモリ制御装置および方法 | |
| US20200012599A1 (en) | Apparatus and method and computer program product for controlling data access | |
| JP2000030375A (ja) | データ処理システム、アクセス装置及び記録媒体 | |
| JP4661566B2 (ja) | アクセスコントローラ、フラッシュメモリシステム及びアクセス制御方法 | |
| JP4241741B2 (ja) | メモリコントローラ及びフラッシュメモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060828 |