CN107656888A - 滤波电路、具备滤波电路的通信电路以及数值控制装置 - Google Patents

滤波电路、具备滤波电路的通信电路以及数值控制装置 Download PDF

Info

Publication number
CN107656888A
CN107656888A CN201710606381.1A CN201710606381A CN107656888A CN 107656888 A CN107656888 A CN 107656888A CN 201710606381 A CN201710606381 A CN 201710606381A CN 107656888 A CN107656888 A CN 107656888A
Authority
CN
China
Prior art keywords
data
circuit
input
information
partial write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710606381.1A
Other languages
English (en)
Other versions
CN107656888B (zh
Inventor
中里辉希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of CN107656888A publication Critical patent/CN107656888A/zh
Application granted granted Critical
Publication of CN107656888B publication Critical patent/CN107656888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/60—Substation equipment, e.g. for use by subscribers including speech amplifiers
    • H04M1/6008—Substation equipment, e.g. for use by subscribers including speech amplifiers in the transmitter circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/60—Substation equipment, e.g. for use by subscribers including speech amplifiers
    • H04M1/6016—Substation equipment, e.g. for use by subscribers including speech amplifiers in the receiver circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Numerical Control (AREA)
  • Communication Control (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供一种滤波电路、具备滤波电路的通信电路以及数值控制装置，其改善在使用了通用的串行通信协议的通信电路中进行的部分写的传送效率。部分写使能滤波电路(32)具备接受输入数据的数据输入部(321)、判定输入数据的部分写是否有效的判定部(322)、取得部分写使能信息的使能信息取得部(323)、存储部分写使能信息的存储部(324)、运算输入数据中的有效数据的运算部(325)、输出通过运算部(325)运算出的有效数据的数据输出部(326)。

Description

滤波电路、具备滤波电路的通信电路以及数值控制装置
技术领域
本发明涉及一种安装在用于进行串行通信的接收电路中的滤波电路、具备滤波电路的通信电路以及具备该滤波电路的数值控制装置。
背景技术
以前，已知在经由串行通信从发送电路向接收电路传送不连续的数据时，用于提高传送效率的技术。
例如，专利文献1公开了为了提高传送效率而使用部分写使能功能(Partial-write enable function)的数据传送系统。
专利文献1所记载的数据传送系统在发送电路内保持部分写使能信息，在发送电路内附加给发送数据后传送到接收电路，在接收电路内基于对数据附加的部分写使能信息，对于数据的一部分或全部进行写入的许可或禁止。
由此能够抑制传送次数，但是需要在发送数据的包内具有针对全部数据的部分写使能信息，因此在PCI Express(PCIe)等那样的通用的串行通信协议上无法实现。
专利文献1：日本特开平11-102341号公报
发明内容
因此，本发明的目的在于提供一种滤波电路、具备滤波电路的通信电路以及具备滤波电路的数值控制装置，其改善了在使用通用的串行通信协议的通信电路中进行的部分写的传送效率。
本发明的滤波电路(例如，后述的部分写使能滤波电路32)是在与发送电路(例如，后述的发送电路2)进行串行通信的接收电路(例如，后述的接收电路3)中针对输入数据的一部分或全部许可或禁止写入的部分写使能滤波电路，所述滤波电路具备：数据输入部(例如，后述的数据输入部321)，其接受所述输入数据；判定部(例如，后述的判定部322)，其判定在所述数据输入部输入的所述输入数据的部分写是否有效；使能信息取得部(例如，后述的使能信息取得部323)，其取得表示在所述数据输入部输入的所述输入数据的有效部分的部分写使能信息；存储部(例如，后述的存储部324)，其存储通过所述使能信息取得部取得的所述部分写使能信息；运算部(例如，后述的运算部325)，其在通过所述判定部判定为所述输入数据的部分写有效时，根据在所述存储部中存储且与所述输入数据对应的所述部分写使能信息以及在所述数据输入部输入的所述输入数据，运算所述输入数据中的有效数据；以及数据输出部(例如，后述的数据输出部326)，其输出通过所述运算部运算出的所述有效数据。
可以使所述存储部存储多个所述部分写使能信息，所述部分写使能滤波电路还可以具备选择部(例如后述的选择部327)，其基于在所述数据输入部输入的所述输入数据，从存储在所述存储部的多个所述部分写使能信息选择一个所述部分写使能信息，所述运算部基于在所述数据输入部输入的所述输入数据和通过所述选择部选择出的所述部分写使能信息来运算所述有效数据。
可以使所述选择部基于所述输入数据中表示写入了数据的地址的输入地址，从存储在所述存储部的多个所述部分写使能信息中选择一个所述部分写使能信息。
本发明的滤波电路(例如，后述的通信电路1)具备所述发送电路和所述接收电路，所述发送电路将包含针对每个所述输入数据不同的传送目的地地址信息的所述输入数据发送到所述接收电路，所述接收电路具备所述滤波电路、对用于在所述接收电路的存储区域(例如，后述的存储区域33)内写入所述有效数据的地址进行变换的地址变换部(例如，后述的地址变换电路34)，所述滤波电路的所述选择部基于在所述数据输入部输入的所述输入数据的所述传送目的地地址信息，从存储在所述存储部的多个所述部分写使能信息中选择一个所述部分写使能信息，所述地址变换部变换所述有效数据的所述地址，来将所述有效数据存储到所述接收电路的所述存储区域的同一地址。
本发明的数值控制装置(例如，后述的数值控制装置10)具备所述通信电路。
通过本发明，能够提供一种滤波电路、具备滤波电路的通信电路以及具备滤波电路的数值控制装置，其改善了在使用通用的串行通信协议的通信电路中进行的部分写的传送效率。
附图说明
图1是表示一般的串行通信的框图。
图2是表示在没有部分写使能功能时经由串行通信来传送不连续的数据的例子的框图。
图3是表示在具有部分写使能功能时经由串行通信来传送不连续数据的例子的框图。
图4是表示在第一实施方式的通信电路中发送电路与接收电路之间的串行通信的框图。
图5A是表示图4所示的部分写使能滤波电路的具体结构的框图。
图5B是表示图5A所示的部分写使能滤波电路的另一结构的框图。
图6是说明第一实施方式的通信电路中的数据传送处理的流程的流程图。
图7是表示在图4所示的发送电路以及接收电路中具体的值的例子。
图8是表示第二实施方式的部分写使能滤波电路的框图。
图9是说明第二实施方式的通信电路中的数据传送处理的流程的流程图。
图10是表示使用了图8所示的部分写使能滤波电路的通信电路1的例子的框图。
图11是说明第三实施方式的通信电路1中的数据传送处理的流程的流程图。
图12是表示图10所示的通信电路1的变形例的框图。
图13是表示图10所示的通信电路1的变形例的框图。
符号的说明
1：通信电路
2：发送电路
3：接收电路
4：串行总线
10：数值控制装置
31：解串器
32：部分写使能滤波电路
33：存储区域
34：地址变换电路
321：数据输入部
322：判定部
323：使能信息取得部
324：存储部
325：运算部
326：数据输出部
327：选择部。
具体实施方式
以下，对于本发明实施方式的一个例子进行说明。
图1至图3是表示发送电路与接收电路之间的串行通信的框图。
图1是表示一般的串行通信的框图。在图1所示的例子中，表示经由串行通信的突发传送。
在图1的发送电路100侧，应向接收电路200传送的数据通过网点图案来表示，无效数据通过斜线图案来表示。
将发送电路100内的数据经过并行总线向串行器110发送，通过串行器110变换为串行信号。
然后，变换后的数据经由串行总线到达接收电路200内的解串器210，通过解串器210变换为并行信号，并向接受电路200内的存储区域发送。
在这样的串行通信中，由于与有效数据一起还传送无效数据，因此即使在接收电路200内的存储区域的传送目的地地址存在有效数据的情况下也进行数据覆盖(Overwrite)。
图2是表示在没有部分写使能功能时经由串行通信传送不连续的数据的例子的框图。
在图2的发送电路300侧，应向接收电路400传送的数据通过网点图案来表示，无效数据通过斜线图案来表示。另外，在接收电路400中不传送的数据通过涂白图案来表示。
在图2所示的例子中，由于应传送的数据不连续地存在，因此通过对每个连续部分进行传送，并进行与连续部分的个数相等次数的传送来进行部分写。但是，在这样的部分写中，与图1的情况相比数据的传送次数增加。在串行传送中，具有即使数据量减少但传送次数增加由此传送延迟增加的情况。例如，在PCI Express(PCIe)通信中，对于一次的传送附属相当于16～24字节的信息。另外，在为针对每个传送记录传送结果的系统时，传送次数对于延迟有可能成为支配性的因素。
图3是表示在具有部分写使能功能时经由串行通信传送不连续的数据的例子的框图。
在图3的发送电路500侧，应向接收电路600传送的数据通过网点图案来表示，无效数据通过斜线图案来表示。另外，在接收电路600中不传送的数据通过涂白图案来表示。另外，在发送电路500侧，部分写使能信息通过其他的网线图案来表示。
在图3的例子中，部分写使能信息保持在发送电路500内，在发送电路500内附加给发送数据，并传送到接收电路600。
然后，接收电路600基于在接收电路600内对数据附加的部分写使能信息，对于数据的一部分或全部进行写入的许可或禁止。
由此，在图3所示的例子中，能够抑制数据的传送次数。但是，需要在发送数据的包内具有针对全部数据的部分写使能信息，因此在PCIe等通用串行通信协议上无法实现。
<第一实施方式>
图4是表示在第一实施方式的通信电路1中发送电路2与接收电路3之间的串行通信的框图。本实施方式的通信电路1例如设置在数值控制装置(Co mputer NumericalControl，CNC)10内，经由串行通信发送接收数据。
如图4所示，通信电路1具备发送电路2、接收电路3。
发送电路2和接收电路3通过串行总线4连接，能够进行串行通信。
发送电路2具备串行器21，经由串行器21将数据发送到接收电路3。
如图4所示，从发送电路2应向接收电路3发送的数据通过网点图案来表示，无效数据通过斜线图案来表示。另外，在接收电路3的存储区域33内预先保持的数据通过涂白图案来表示。
串行器21对经过接收电路3内的并行总线(未图示)已发送的数据(并行数据)进行串行化(变换为串行信号)。串行器21例如使用符合通用规格的电路。
接收电路3具备解串器31、部分写使能滤波电路32、存储区域33。
解串器31将从发送电路2发送的数据(串行数据)进行解串。解串器31例如使用符合通用规格的电路。
部分写使能滤波电路32是用于针对从解串器31输入的输入数据的一部分或全部许可或禁止写入(部分写)的电路。
此外，部分写使能滤波电路32在针对数据的一部分许可或禁止写入时，可以通过被称为字节使能的1字节单位进行许可或禁止，也可以通过1比特单位或1个字单位等其他单位进行许可或禁止。
存储区域33存储通过部分写使能滤波电路32处理后的数据。
图5A是表示图4所示的部分写使能滤波电路32的具体结构的框图。
如图5A所示，部分写使能滤波电路32具备数据输入部321、判定部322、使能信息取得部323、存储部324、运算部325、数据输出部326。
输出输入部321接收通过解串器31进行了解串的输入数据。另外，数据输入部321判定是否输入了表示输入数据的有效部分的部分写使能信息。
判定部322判定在数据输入部321输入的输入数据的部分写是否有效。
具体来说，判定部322基于输入数据的传送目的地地址，判定在输入数据的特定的地址范围内部分写是否有效。
另外，判定部322可以基于使用了计数器、计时器、设定寄存器等的其他基准来判定，或者也可以将部分写始终判定为有效。
使能信息取得部323取得表示在数据输入部321输入的输入数据的有效部分的部分写使能信息。部分写使能信息例如由用户使用数值控制装置10的输入装置等从外部输入。
存储部324存储通过使能信息取得部323取得的部分写使能信息。
运算部325在通过判定部322判定为输入数据的部分写有效时，基于在存储部324存储的且与输入数据相对应的部分写使能信息以及在数据输入部321输入的输入数据，运算输入数据中的有效数据。
具体来说，运算部325在通过判定部322判定部分写有效时，基于部分写使能信息和输入数据来运算输入数据中的有效数据，并对输入数据附加与输入数据相对应的部分写使能信息。
另外，所述运算部也可以基于部分写使能信息和输入数据来运算输入数据中的有效数据，不对所述输入数据附加与输入数据相对应的部分写使能信息，而是作为所述有效数据将所述部分写使能信息和所述输入数据单独地输出。
另外，在通过判定部322判定为部分写无效时，运算部325对输入数据附加使全部的输入数据为有效的部分写使能信息。
数据输出部326输出通过运算部325运算出的有效数据。
图5B是表示图5A所示的部分写使能滤波电路32的其他结构的框图。
在图5B所示的例子中，与图5A所示的部分写使能滤波电路32不同，运算部325不对在数据输入部321输入的输入数据附加在存储部324中存储的且与输入数据相对应的部分写使能信息，而是作为有效数据单独地输出部分写使能信息和输入数据。
图6是说明第一实施方式的通信电路1中的数据传送处理的流程的流程图。
在步骤S1中，数据输入部321判定是否输入了表示输入数据的有效部分的部分写使能信息。在输入了部分写使能信息时(是)，前进到步骤S2。在没有输入部分写使能信息时(否)，前进到步骤S4。就这样，接收电路3当一度存储了使能信息时，只要没有变更使用已存储的使能信息。
在步骤S2中，使能信息取得部323取得表示在数据输入部321输入的输入数据的有效部分的部分写使能信息。部分写使能信息例如由用户使用数值控制装置10的输入装置等从外部输入。
在步骤S3中，存储部324存储通过使能信息取得部323取得的部分写使能信息。
在步骤S4中，发送电路2的串行器21通过发送电路2内的并行总线(未图示)将发送的数据(并行数据)串行化(变换为串行信号)。
在步骤S5中，发送电路2将通过串行器21串行化后的数据发送到接收电路3。
在步骤S6中，解串器31将从发送电路2发送的数据(串行数据)进行解串(变换为并行信号)。
在步骤S7中，数据输入部321接受通过解串器31解串后的输入数据。
在步骤S8中，判定部322判定在数据输入部321输入的输入数据的部分写是否有效。在判定为部分写有效时(是)，前进到步骤S9。在判定为部分写无效时(否)，前进到步骤S10。
在步骤S9中，运算部325基于在存储部324中存储的且与输入数据相对应的部分写使能信息以及在数据输入部321输入的输入数据，运算输入数据中的有效数据。
在步骤S10中，运算部325对输入数据附加使全部数据为有效的部分写使能信息。此后，处理前进到步骤S11。
在步骤S11中，数据输出部326输出通过运算部325运算出的有效数据，并结束处理。
图7是表示对图4所示的发送电路2以及接收电路3赋予了具体的值的例子。如图7所示，例如，部分写使能滤波电路32的每1比特对于数据的4比特，能够设定写入的许可以及禁止。
并且，发送电路2向地址0x00发送数据0x12345678，接收电路3的存储区域在地址0x00保持数据0xFFFFFFFF，部分写使能滤波电路32具有0b11010100作为部分写使能信息。
在这种情况下，首先，发送电路2内的并行数据0x12345678被串行化，作为串行数据发送到接收电路3。接着，从发送电路2发送的数据通过接收电路3的解串器31进行解串变换为并行数据。
部分写使能滤波电路32对并行数据附加部分写使能信息0b11010100。结果，在接收电路3的存储区域内的地址0x00存储数据0x12F4F6FF。
通过上述的第一实施方式，部分写使能滤波电路32构成为：设置预先存储有表示数据的有效部分的部分写使能信息的存储部324，在输入了对应的数据时，输出有效数据和部分写使能信息。由此，部分写使能滤波电路32能够改善在使用了PCIe等的通用串行通信协议的通信电路1中产生的部分写的传送效率。
例如，在图7所示的例子中，假设在不进行部分写时，需要将数据分为四次进行传送，在每一次传送的延迟大、由于传送长度导致的延迟的差小的串行传送时，延迟变大。另外，当在发送电路2内将字节使能信息附加给数据来进行传送时，需要在发送电路2内具备用于将字节使能信息附加给数据的单元，在使用一般的发送电路的通信中无法进行部分写。
另一方面，第一实施方式的通信电路1通过具备部分写使能滤波电路32能给改善部分写的传送效率。
另外，关于第一实施方式的通信电路1，只在接收电路3中存在部分写使能滤波电路32即可，发送电路2能够使用一般的电路。
<第二实施方式>
接着，对于本发明的第二实施方式进行说明。
此外，在第二实施方式的说明中，对于与第一实施方式相同的结构要件赋予相同的符号，并省略或简化其说明。第二实施方式的部分写使能滤波电路32主要是具备选择部327这点与第一实施方式不同，关于其他的结构具备与图5A所示的第一实施方式相同的结构。
图8是表示第二实施方式的部分写使能滤波电路32的框图。
如图8所示，部分写使能滤波电路32具备数据输入部321、判定部322、使能信息取得部323、存储部324、运算部325、数据输出部326、选择部327。此外，输出输入部321、判定部322、使能信息取得部323以及数据输出部326与第一实施方式的功能相同，因此省略说明。
在第二实施方式中，存储部324例如能够通过外部设备改写部分写使能信息，并存储了多个部分写使能信息。
选择部327基于在数据输入部321输入的输入数据，从存储部324中存储的多个部分写使能信息选择一个部分写使能信息。
具体来说，选择部327基于输入数据中表示写入了数据的地址的输入地址，从存储部324中存储的多个部分写使能信息中选择一个部分写使能信息。
运算部325基于在数据输入部321输入的数据和通过选择部327选择出的部分写使能信息，运算有效数据。
此外，作为通过选择部327从多个部分写使能信息中选择应使用的部分写使能信息的方法，可以采用基于上述的输入地址来进行选择以外的方法。
例如，选择部327在输入数据为PCI Express形式的协议时，基于在该协议的包中包含的标头信息来识别输入数据的发送源。然后，选择部327可以基于识别出输入数据的发送源来选择部分写使能信息。
另外，在数据的传送顺序预先被赋予了规则时，可以在接收电路3内设置计数器。该计数器在每次接收到输入数据时递增。然后，选择部327可以基于计数器的输出来选择部分写使能信息。
图9是说明第二实施方式的通信电路1中的数据传送处理的流程的流程图。
此外，步骤S11～步骤S18、步骤S20以及步骤S22的处理分别是与步骤S1～S8、步骤S10以及步骤S11的处理相同的处理，因此说明说明。
在步骤S19中，选择部327基于在数据输入部321输入的输入数据中表示写入了数据的地址的输入地址，从存储部324中存储的多个部分写使能信息中选择一个部分写使能信息。
在步骤S21中，运算部325基于在数据输入部321输入的数据以及通过选择部327选择出的部分写使能信息，运算有效数据。
通过上述的第二实施方式，选择部327从多个部分写使能信息选择一个部分写使能信息。由此，部分写使能滤波电路32能够使用应使用的适当的部分写使能信息来进行部分写。
另外，选择部327基于输入数据中表示写入了数据的地址的输入地址，从多个部分写使能信息中选择一个部分写使能信息。由此，部分写使能滤波电路32能够选择应适用的适当的部分写使能信息。
<第三实施方式>
接着，对于本发明的第三实施方式进行说明。
图10是表示使用了图8所示的部分写使能滤波电路32的通信电路1的例子的框图。
图10所示的通信电路1与图4所示的通信电路1的不同点在于，具备：分别具有串行器21A以及21B的发送电路2A以及2B、解串器31以及31B、以及地址变换电路34。
另外，从发送电路2应向接收电路3发送的数据通过向左下的斜线图案来表示，无效数据通过向右下的斜线图案来表示。
发送电路2A以及2B分别具备串行器21A以及21B。发送电路2A以及2B将包含对于每个输入数据不同的传送目的地地址信息的输入数据发送给接收电路3。
串行器21A以及21B将向接收电路3发送的不同的输入数据分别串行化。
解串器31A以及31B将通过串行器21A以及21B串行化后的输入数据分别进行解串。
部分写使能滤波电路32的选择部327基于在数据输入部321输入的输入数据的传送目的地地址信息，从存储部324中存储的多个部分写使能信息中选择一个部分写使能信息。
地址变换电路34针对用于在接收电路3的存储区域33内写入通过部分写使能滤波电路32的数据输出部326输出的有效数据的地址进行变换。
具体来说，地址变换电路34在通过部分写使能滤波电路32将部分写使能信息附加给多个不同的有效数据后，变换多个不同的有效数据的地址。然后，地址变换电路34将变换了地址的多个有效数据存储到接收电路3的存储区域33内的同一地址。
图11是说明第三实施方式的通信电路1中的数据传送处理流程的流程图。
在步骤S31中，数据输入部321判定是否输入了表示输入数据的有效部分的部分写使能信息。在输入了部分写使能信息时(是)，前进到步骤S32。在没有输入部分写使能信息时(否)，前进到步骤S34。就这样，接收电路3当一度存储了使能信息时，只要没有变更就使用已存储的使能信息。
在步骤S32中，使能信息取得部323取得表示在数据输入部321输入的输入数据的有效部分的部分写使能信息。
在步骤S33中，存储部324存储通过使能信息取得部323取得的部分写使能信息。
在步骤S34中，发送电路2A的串行器21A将通过发送电路2A内的并行总线(未图示)发送的数据串行化。另外，发送电路2B的串行器21B将通过接收电路3内的并行总线(未图示)发送的数据串行化。
在步骤S35中，发送电路2A将通过串行器21A串行化后的数据附加传送目的地地址信息后发送到接收电路3。发送电路2B将通过串行器21B串行化后的数据附加传送目的地地址信息后发送到接收电路3。
在步骤S36中，解串器31A以及31B将从发送电路2A以及2B发送的数据进行解串。
在步骤S37中，数据输入部321接受通过解串器31A以及31B解串后的输入数据。
在步骤S38中，判定部322判定在数据输入部321输入的输入数据的部分写是否有效。在判定为部分写有效时(是)，前进到步骤S39。在判定为部分写无效时(否)，前进到步骤S40。
在步骤S39中，选择部327基于在数据输入部321输入的输入数据的传送目的地地址信息，从存储部324中存储的多个部分写使能信息选择一个部分写使能信息。
在步骤S40中，运算部325将使全部数据为有效的部分写使能信息附加到输入数据。此后，处理前进到步骤S42。
在步骤S41中，运算部325基于在存储部324中存储的且与输入数据相对应的部分写使能信息以及在数据输入部321输入的输入数据，运算输入数据中的有效数据。然后，运算部325将在步骤S40中选择出的部分写使能信息附加到多个不同的有效数据。
在步骤S42中，数据输出部326输出通过运算部325运算出的有效数据。
在步骤S43中，地址变换电路34变换多个不同的有效数据的地址。然后，地址变换电路34将变换了地址的多个有效数据存储到接收电路3的存储区域33内的同一地址，并结束处理。
通过第三实施方式，通信电路1在针对具有不同地址信息的数据附加了不同的部分写使能信息后，通过地址变换电路34存储到存储区域33内的同一地址。由此，通信电路1将多个数据统一为一个，即，能够进行数据的封包。并且，通过将数据进行封包，能够削减存储容量，或者在进一步向其他场所传送接收到的数据时，能够集中传送数据。
此外，在图10中进行从不同的发送电路2A以及2B发送的数据的封包，但是也可以从同一发送电路向不同的地址发送数据，并附加不同的部分写使能信息。由此，能够与图10的例子一样进行数据的封包。
另外，对于向部分写使能滤波电路32的使能信息取得部323输入的部分写使能信息，不仅可以采用基于用户使用上述那样的输入装置等从外部输入的信息来决定的方法，还可以使用其他的方法。
在基于用户输入的信息来决定部分写使能信号时，例如进行以下那样的处理。此外，在以下的例子中，说明在控制机床的数值控制装置10中应用通信电路1的情况。
在控制机床的数值控制装置10中，假设满足以下的前提条件。
(1)多个发送电路2是数字信号处理器(DSP)，接收电路3是控制LSI，用于进行串行数据通信的通信协议是PCI express。
(2)通过数值控制装置10控制的机床具有多个成为控制对象的轴，全部的轴具有不同的轴编号。
(3)发送电路2以及接收电路3具备存储区域，该存储区域具有与轴编号相对应的偏移(Offset)。
(4)通过全部的发送电路2(DSP)接收来自数值控制装置10的全部轴的旋转量数据。
(5)各发送电路2在发送电路2之前不重复地承担轴的一部分。
(6)各发送电路2仅针对从数值控制装置10接收到的数据中的各发送电路2自身承担的轴的数据进行运算。
(7)各发送电路2在与轴编号相对应的存储区域中存储针对轴的数据的运算结果，并将运算结果发送到接收电路3。
(8)各发送电路2承担哪个轴这样的信息在机床的加工停止时(一般在加工开始前)，通过用户从数值控制装置10的输入装置作为参数进行输入。
在满足以上的前提条件的例子中，基于用户输入的信息，在从某个发送电路2向接收电路3的数据中，仅使该发送电路2承担的轴的数据部分的写入有效。
另外，在发送电路2或接收电路3能够通过向数值控制装置10的连接器的连接的检测等判断哪个发送电路2(DSP)承担哪个轴时，发送电路2可以在机床的加工停止时向接收电路3(控制LSI)内的部分写使能滤波电路32的存储部324进行写入，来代替用户使用输入装置等作为参数来输入的情况。
另外，在发送电路2或接收电路3能够判断如果哪个发送电路2(DSP)承担哪个轴则能够高效地进行运算时，发送电路2或接收电路3能够基于该判断结果来生成部分写使能信息，或者向发送电路2(DSP)通知该发送电路2(DSP)承担的轴。
图12是表示图10所示的通信电路1的变形例的框图。
如图12所示，通信电路1与图10所示的例子的不同点在于，通过发送电路2A来决定部分写使能信息，并将该部分写使能信息向接收电路3输出。此外，作为数据的一种在与通常的串行数据相同的通信线上发送部分写使能信息，在图12中为了方便说明分别进行了表示。
如图12所示，发送电路2C以及2D分别经由串行总线4C以及4D向接收电路3C发送数据。
接收电路3C通过解串器31将从发送电路2C以及2D发送的数据进行解串。
部分写使能滤波电路32针对由解串器31解串后的输入数据的一部分或全部许可或禁止写入。
地址变换电路34变换多个不同的有效数据的地址。然后，地址变换电路34在接收电路3的存储区域33内的同一地址中存储变换了地址的多个有效数据。
就这样，图12所示的通信电路1可以在发送电路2C侧决定部分写使能信息，并将该部分写使能信息输出到接收电路3C。
图13是表示图10所示的通信电路1的变形例的框图。
如图13所示，发送电路2E以及2F分别经由串行总线4E以及4F向接收电路3D发送数据。
接收电路3D通过解串器31D以及31E将从发送电路2E以及2F发送的数据进行解串。
然后，部分写使能滤波电路32D以及32E针对通过各个解串器31D以及31E解串后的输入数据的一部分或全部许可或禁止写入。
地址变换电路34变换多个不同的有效数据的地址。然后，地址变换电路34在接收电路3的存储区域33内的同一地址中存储变换了地址的多个有效数据。
就这样，图13所示的通信电路1通过具备部分写使能滤波电路32D以及32E可以选择部分写使能信息。
以上，对于本发明的实施方式进行了说明，但是本发明并不限于上述的实施方式。另外，本实施方式所记载的效果只不过是举例说明了根据本发明产生的最佳的效果，本发明的效果并不限于本实施方式所记载的效果。

Claims (5)

1.一种滤波电路，其是在与发送电路进行串行通信的接收电路中针对输入数据的一部分或全部许可或禁止写入的部分写使能滤波电路，其特征在于，具备：
数据输入部，其接受所述输入数据；
判定部，其判定在所述数据输入部输入的所述输入数据的部分写是否有效；
使能信息取得部，其取得表示在所述数据输入部输入的所述输入数据的有效部分的部分写使能信息；
存储部，其存储通过所述使能信息取得部取得的所述部分写使能信息；
运算部，其在通过所述判定部判定为所述输入数据的部分写有效时，根据在所述存储部中存储的且与所述输入数据对应的所述部分写使能信息以及在所述数据输入部输入的所述输入数据，运算所述输入数据中的有效数据；以及
数据输出部，其输出通过所述运算部运算出的所述有效数据。
2.根据权利要求1所述的滤波电路，其特征在于，
所述存储部存储多个所述部分写使能信息，
所述部分写使能滤波电路还具备选择部，该选择部基于在所述数据输入部输入的所述输入数据，从存储在所述存储部的多个所述部分写使能信息中选择一个所述部分写使能信息，
所述运算部基于在所述数据输入部输入的所述输入数据和通过所述选择部选择出的所述部分写使能信息来运算所述有效数据。
3.根据权利要求2所述的滤波电路，其特征在于，
所述选择部基于所述输入数据中表示写入了数据的地址的输入地址，从存储在所述存储部的多个所述部分写使能信息中选择一个所述部分写使能信息。
4.一种通信电路，其具备发送电路和接收电路，所述发送电路向所述接收电路发送包含针对每个输入数据不同的传送目的地地址信息的所述输入数据，所述接收电路具备权利要求2或3所述的滤波电路、对用于在所述接收电路的存储区域内写入所述有效数据的地址进行变换的地址变换部，
所述通信电路的特征在于，
所述滤波电路的所述选择部基于在所述数据输入部输入的所述输入数据的所述传送目的地地址信息，从存储在所述存储部的多个所述部分写使能信息中选择一个所述部分写使能信息，
所述地址变换部变换所述有效数据的所述地址，将所述有效数据存储到所述接收电路的所述存储区域的同一地址。
5.一种数值控制装置，其特征在于，具备权利要求4所述的通信电路。
CN201710606381.1A 2016-07-26 2017-07-24 滤波电路、具备滤波电路的通信电路以及数值控制装置 Active CN107656888B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-146167 2016-07-26
JP2016146167A JP6396373B2 (ja) 2016-07-26 2016-07-26 フィルタ回路、フィルタ回路を備えた通信回路及びフィルタ回路を備えた数値制御装置

Publications (2)

Publication Number Publication Date
CN107656888A true CN107656888A (zh) 2018-02-02
CN107656888B CN107656888B (zh) 2019-08-30

Family

ID=60951032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710606381.1A Active CN107656888B (zh) 2016-07-26 2017-07-24 滤波电路、具备滤波电路的通信电路以及数值控制装置

Country Status (4)

Country Link
US (1) US9966654B2 (zh)
JP (1) JP6396373B2 (zh)
CN (1) CN107656888B (zh)
DE (1) DE102017212577A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1151048A (zh) * 1994-10-19 1997-06-04 日本电气株式会社 存储控制系统
JPH11102341A (ja) * 1997-09-29 1999-04-13 Nec Eng Ltd データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法
CN1707456A (zh) * 2004-06-08 2005-12-14 日立乐金资料储存股份有限公司 模拟信号处理电路、其数据寄存器重写方法及其数据通信方法
US8117350B2 (en) * 2009-11-03 2012-02-14 Oracle America, Inc. Configuration space compaction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569018A (en) * 1982-11-15 1986-02-04 Data General Corp. Digital data processing system having dual-purpose scratchpad and address translation memory
US5774133A (en) * 1991-01-09 1998-06-30 3Dlabs Ltd. Computer system with improved pixel processing capabilities
US6334183B1 (en) * 1997-11-18 2001-12-25 Intrinsity, Inc. Method and apparatus for handling partial register accesses
US8438344B2 (en) * 2010-03-12 2013-05-07 Texas Instruments Incorporated Low overhead and timing improved architecture for performing error checking and correction for memories and buses in system-on-chips, and other circuits, systems and processes
EP2591715B1 (en) * 2010-07-07 2017-08-02 Olympus Corporation Endoscope system and control method of the endoscope system
US10346170B2 (en) * 2015-05-05 2019-07-09 Intel Corporation Performing partial register write operations in a processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1151048A (zh) * 1994-10-19 1997-06-04 日本电气株式会社 存储控制系统
JPH11102341A (ja) * 1997-09-29 1999-04-13 Nec Eng Ltd データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法
CN1707456A (zh) * 2004-06-08 2005-12-14 日立乐金资料储存股份有限公司 模拟信号处理电路、其数据寄存器重写方法及其数据通信方法
US8117350B2 (en) * 2009-11-03 2012-02-14 Oracle America, Inc. Configuration space compaction

Also Published As

Publication number Publication date
US9966654B2 (en) 2018-05-08
JP6396373B2 (ja) 2018-09-26
DE102017212577A1 (de) 2018-02-01
JP2018018196A (ja) 2018-02-01
CN107656888B (zh) 2019-08-30
US20180034131A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
CN105337991B (zh) 一种一体化的报文流查找与更新方法
CN102656580A (zh) 结构化数据的方法、预编译的异常列表引擎和网络设备
CN204537117U (zh) 一种基于微处理器的fpga远程在线升级系统
CN103092798B (zh) 片上系统及总线下的访问设备的方法
CN108365967A (zh) 动态配置通讯参数的方法、系统、终端及计算机可读存储介质
CN109558344A (zh) 一种适用于网络传输的dma传输方法及dma控制器
CN115102780B (zh) 数据传输方法、相关装置、系统及计算机可读存储介质
CN103365810B (zh) 在c.a.n.总线上减少闪速存储装置编程时间的方法和设备
CN106063199A (zh) 通信系统、通信方法、中继装置以及通信程序
CN108696435A (zh) 对于对称流的单个查找表条目
CN105993148B (zh) 网络接口
US5146560A (en) Apparatus for processing bit streams
CN110290187A (zh) 数据信息的传输方法及装置、存储介质、电子装置
CN108008959A (zh) 一种软件开发工具包sdk接入方法、系统及装置
CN107656888A (zh) 滤波电路、具备滤波电路的通信电路以及数值控制装置
CN102571609B (zh) 快速串行接口pci‑e协议数据完成包的重组排序方法
CN106355543A (zh) 数据处理系统
CN114915499B (zh) 数据传输方法、相关装置、系统及计算机可读存储介质
CN104363269B (zh) 一种通过fc链路传输、接收nas数据的方法及装置
US20220156067A1 (en) Blockchain microprocessor and method
CN105721356B (zh) 存储协议头的方法和网络设备
CN206378879U (zh) 一种读卡器系统
JP5282124B2 (ja) パケット転送装置およびパケット転送方法
CN112433962A (zh) 数据传输电路及方法、核、芯片、电子设备及存储介质
CN107317773A (zh) 一种片上网络通信接口及通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant