JP6396373B2 - フィルタ回路、フィルタ回路を備えた通信回路及びフィルタ回路を備えた数値制御装置 - Google Patents
フィルタ回路、フィルタ回路を備えた通信回路及びフィルタ回路を備えた数値制御装置 Download PDFInfo
- Publication number
- JP6396373B2 JP6396373B2 JP2016146167A JP2016146167A JP6396373B2 JP 6396373 B2 JP6396373 B2 JP 6396373B2 JP 2016146167 A JP2016146167 A JP 2016146167A JP 2016146167 A JP2016146167 A JP 2016146167A JP 6396373 B2 JP6396373 B2 JP 6396373B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- input
- partial write
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 67
- 230000005540 biological transmission Effects 0.000 claims description 91
- 238000012546 transfer Methods 0.000 claims description 46
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 11
- 238000003754 machining Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 21
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
- H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/60—Substation equipment, e.g. for use by subscribers including speech amplifiers
- H04M1/6008—Substation equipment, e.g. for use by subscribers including speech amplifiers in the transmitter circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/60—Substation equipment, e.g. for use by subscribers including speech amplifiers
- H04M1/6016—Substation equipment, e.g. for use by subscribers including speech amplifiers in the receiver circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Numerical Control (AREA)
- Storage Device Security (AREA)
- Communication Control (AREA)
Description
図1から図3は、送信回路と受信回路との間でのシリアル通信について示すブロック図である。
図1の送信回路100側において、受信回路200へ転送すべきデータは、網掛けパターンで示され、無効なデータは、斜線パターンで示される。
そして、変換されたデータは、シリアルバスを介して受信回路200内のデシリアライザ210へ到達し、デシリアライザ210でパラレル信号へと変換され、受信回路200内の記憶領域へ送信される。
図2の送信回路300側において、受信回路400へ転送すべきデータは、網掛けパターンで示され、無効なデータは、斜線パターンで示される。また、受信回路400において転送されないデータは、白塗りパターンで示される。
図3の送信回路500側において、受信回路600へ転送すべきデータは、網掛けパターンで示され、無効なデータは、斜線パターンで示される。また、受信回路600において転送されないデータは、白塗りパターンで示される。また、送信回路500側において、パーシャルライトイネーブル情報は別の網掛けパターンで示される。
そして、受信回路600は、受信回路600内でデータに付加されたパーシャルライトイネーブル情報に基づいて、データの一部又は全部について書き込みの許可又は禁止を行う。
図4は、第1実施形態に係る通信回路1において送信回路2と受信回路3との間でのシリアル通信について示すブロック図である。本実施形態に係る通信回路1は、例えば、数値制御装置(Computer Numerical Control:CNC)10内に設けられ、シリアル通信を介してデータを送受信する。
送信回路2と受信回路3とは、シリアルバス4によって接続され、シリアル通信を行うことが可能となっている。
送信回路2は、シリアライザ21を備え、シリアライザ21を経由してデータを受信回路3へ送信する。
デシリアライザ31は、送信回路2から送信されたデータ(シリアルデータ)をデシリアライズする。デシリアライザ31は、例えば、汎用の規格に則った回路を用いる。
判定部322は、データ入力部321に入力された入力データのパーシャルライトが有効であるか否かを判定する。
また、判定部322は、カウンタ、タイマ、設定レジスタ等を用いた別の基準に基づいて判定してもよく、又はパーシャルライトを常に有効と判定してもよい。
図5Bに示される例では、図5Aに示されるパーシャルライトイネーブルフィルタ回路32とは異なり、演算部325は、記憶部324に記憶され、かつ入力データに対応するパーシャルライトイネーブル情報を、データ入力部321に入力された入力データに付加せず、有効データとしてパーシャルライトイネーブル情報と入力データとを個別に出力する。
ステップS7において、データ入力部321は、デシリアライザ31によってデシリアライズされた入力データを受け付ける。
そして、送信回路2は、アドレス0x00にデータ0x12345678を送信し、受信回路3の記憶領域は、アドレス0x00にはデータ0xFFFFFFFFを保持しており、パーシャルライトイネーブルフィルタ回路32は、パーシャルライトイネーブル情報として0b11010100を有していたとする。
また、第1実施形態に係る通信回路1は、受信回路3のみにパーシャルライトイネーブルフィルタ回路32が存在していればよく、送信回路2は、一般的な回路を用いることができる。
次に、本発明に係る第2実施形態について説明する。
なお、第2実施形態の説明にあたっては、第1実施形態と同一の構成要件については同一符号を付し、その説明を省略もしくは簡略化する。第2実施形態のパーシャルライトイネーブルフィルタ回路32は、選択部327を備える点が第1実施形態とは主として異なり、他の構成は、図5Aに示される第1実施形態と同様の構成を備える。
図8に示すように、パーシャルライトイネーブルフィルタ回路32は、データ入力部321と、判定部322と、イネーブル情報取得部323と、記憶部324と、演算部325と、データ出力部326と、選択部327と、を備える。なお、データ入力部321、判定部322、イネーブル情報取得部323及びデータ出力部326は、第1実施形態と同様の機能であるため、説明を省略する。
選択部327は、データ入力部321に入力された入力データに基づいて、記憶部324に記憶された複数のパーシャルライトイネーブル情報から一つのパーシャルライトイネーブル情報を選択する。
なお、ステップS11〜ステップS18、ステップS20及びステップS22の処理は、それぞれステップS1〜ステップS8、ステップS10及びステップS11の処理と同様の処理であるため、説明を省略する。
ステップS19において、選択部327は、データ入力部321に入力された入力データにおいてデータが書き込まれたアドレスを示す入力アドレスに基づいて、記憶部324に記憶された複数のパーシャルライトイネーブル情報から一つのパーシャルライトイネーブル情報を選択する。
ステップS21において、演算部325は、データ入力部321に入力されたデータと、選択部327により選択されたパーシャルライトイネーブル情報とに基づいて、有効データを演算する。
次に、本発明に係る第3実施形態について説明する。
図10は、図8に示されるパーシャルライトイネーブルフィルタ回路32を用いた通信回路1の例を示すブロック図である。
また、送信回路2から受信回路3へ送信すべきデータは、左下がりの斜線パターンで示され、無効なデータは、右下がりの斜線パターンで示される。
デシリアライザ31A及び31Bは、シリアライザ21A及び21Bによりシリアライズされた入力データをそれぞれデシリアライズする。
ステップS33において、記憶部324は、イネーブル情報取得部323により取得されたパーシャルライトイネーブル情報を記憶する。
ステップS37において、データ入力部321は、デシリアライザ31A及び31Bによってデシリアライズされた入力データを受け付ける。
ステップS43において、アドレス変換回路34は、複数の異なる有効データのアドレスを変換する。そして、アドレス変換回路34は、アドレスが変換された複数の有効データを受信回路3の記憶領域33内の同一のアドレスに格納し、処理を終了する。
(1)複数の送信回路2は、デジタルシグナルプロセッサ(DSP)であり、受信回路3は、制御LSIであり、シリアルデータ通信するための通信プロトコルは、PCI expressであるものとする。
(2)数値制御装置10によって制御される工作機械は、制御対象となる軸を複数有し、全ての軸は異なる軸番号を有する。
(3)送信回路2及び受信回路3は、軸番号に対応したオフセットを有する記憶領域を備える。
(4)数値制御装置10からの全ての軸の回転量のデータは、全ての送信回路2(DSP)によって受信される。
(5)各送信回路2は、軸の一部を送信回路2間で重複せずに受け持つ。
(6)各送信回路2は、数値制御装置10から受信したデータのうち、各送信回路2自体が受け持つ軸のデータについてのみ演算を行う。
(7)各送信回路2は、軸のデータについての演算結果を軸番号に対応した記憶領域に格納し、演算結果を受信回路3に送信する。
(8)各送信回路2がどの軸を受け持つかという情報は、工作機械の加工停止時(一般的には加工開始前)に、ユーザによって数値制御装置10の入力装置からパラメータとして入力される。
図12に示されるように、通信回路1は、パーシャルライトイネーブル情報を送信回路2Aで決定して、当該パーシャルライトイネーブル情報を受信回路3へ出力している点が図10に示す例とは異なっている。なお、パーシャルライトイネーブル情報は、データの一種として通常のシリアルデータと同一の通信線上で送信されるが、図12では説明の便宜上別々に示している。
受信回路3Cは、デシリアライザ31によって送信回路2C及び2Dから送信されたデータをデシリアライズする。
図13に示されるように、送信回路2E及び2Fは、それぞれシリアルバス4E及び4Fを介して、受信回路3Dへデータを送信する。
受信回路3Dは、デシリアライザ31D及び31Eによって送信回路2E及び2Fから送信されたデータをデシリアライズする。
2 送信回路
3 受信回路
4 シリアルバス
10 数値制御装置
31 デシリアライザ
32 パーシャルライトイネーブルフィルタ回路
33 記憶領域
34 アドレス変換回路
321 データ入力部
322 判定部
323 イネーブル情報取得部
324 記憶部
325 演算部
326 データ出力部
327 選択部
Claims (4)
- 送信回路とシリアル通信を行う受信回路において入力データの一部又は全部について書き込みを許可又は禁止するパーシャルライトイネーブルフィルタ回路であって、
前記入力データを受け付けるデータ入力部と、
前記データ入力部に入力される前記入力データのパーシャルライトが有効であるか否かを判定する判定部と、
前記データ入力部に入力される前記入力データの有効部分を示すパーシャルライトイネーブル情報を取得するイネーブル情報取得部と、
前記イネーブル情報取得部により取得された前記パーシャルライトイネーブル情報を記憶する記憶部と、
前記判定部により前記入力データのパーシャルライトが有効であると判定された場合には、前記記憶部に記憶され、かつ前記入力データに対応する前記パーシャルライトイネーブル情報と、前記データ入力部に入力された前記入力データとに基づいて、前記入力データにおける有効データを演算する演算部と、
前記演算部により演算された前記有効データを出力するデータ出力部と、
を備え、
前記記憶部は、複数の前記パーシャルライトイネーブル情報を記憶し、
前記フィルタ回路は、前記データ入力部に入力された前記入力データに基づいて、前記記憶部に記憶された複数の前記パーシャルライトイネーブル情報から一つの前記パーシャルライトイネーブル情報を選択する選択部を更に備え、
前記演算部は、前記データ入力部に入力された前記入力データと、前記選択部により選択された前記パーシャルライトイネーブル情報とに基づいて、前記有効データを演算し、
前記選択部は、前記入力データにおいてデータが書き込まれたアドレスを示す入力アドレスに基づいて、前記記憶部に記憶された複数の前記パーシャルライトイネーブル情報から一つの前記パーシャルライトイネーブル情報を選択する
フィルタ回路。 - 前記入力データごとに異なる転送先アドレス情報を含む前記入力データを前記受信回路へ送信する前記送信回路と、
請求項1に記載の前記フィルタ回路と、前記有効データを前記受信回路の記憶領域内に書き込むためのアドレスを変換するアドレス変換部と、を備える前記受信回路と、
を備える通信回路であって、
前記フィルタ回路の前記選択部は、前記データ入力部に入力された前記入力データの前記転送先アドレス情報に基づいて、前記記憶部に記憶された複数の前記パーシャルライトイネーブル情報から一つの前記パーシャルライトイネーブル情報を選択し、
前記アドレス変換部は、前記有効データの前記アドレスを変換して、前記有効データを前記受信回路の前記記憶領域内の同一のアドレスに格納する
通信回路。 - 請求項2に記載の通信回路を備える数値制御装置。
- 請求項1又は2に記載の通信回路を備え、工作機械を制御する数値制御装置であって、
前記工作機械は、制御対象となる軸を複数有し、全ての軸は異なる軸番号を有し、
複数の前記送信回路及び複数の前記受信回路は、前記軸番号に対応したオフセットを有する記憶領域を備え、
前記送信回路は、前記数値制御装置からの全ての軸の回転量のデータを受信し、
前記送信回路の各々は、前記軸の一部を前記送信回路間で重複せずに受け持ち、
前記送信回路の各々は、前記数値制御装置から受信したデータのうち、各送信回路が受け持つ軸のデータについてのみ演算を行い、
前記送信回路の各々は、前記軸のデータについての演算結果を前記軸番号に対応したオフセットを有する前記記憶領域に格納し、前記演算結果を前記受信回路に送信し、
前記送信回路の各々がどの軸を受け持つかを示す情報は、前記工作機械の加工停止時に、ユーザによって前記数値制御装置の入力装置からパラメータとして入力され、
(a)前記イネーブル情報取得部は、前記ユーザによって入力された情報に基づいて、複数の前記送信回路の1つから前記受信回路へのデータに対して、当該送信回路の1つが受け持つ軸のデータ部分のみの書き込みを有効とした前記パーシャルライトイネーブル情報を取得する、又は
(b)前記送信回路又は前記受信回路が、どの送信回路がどの軸を受け持つかを前記数値制御装置への接続の検出により判断可能である場合、前記送信回路は、(a)の処理に代えて、前記工作機械の加工停止時に、前記受信回路のパーシャルライトイネーブルフィルタ回路の記憶部へ書き込みを行う、又は
(c)前記送信回路又は前記受信回路がどの送信回路がどの軸を受け持てば効率的に演算が行えるかを判断できる場合には、前記送信回路又は前記受信回路は、(a)及び(b)の処理に代えて、当該判断の結果に基づいて、前記パーシャルライトイネーブル情報を生成する又は前記送信回路へ当該送信回路が受け持つ軸を通知する、
数値制御装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146167A JP6396373B2 (ja) | 2016-07-26 | 2016-07-26 | フィルタ回路、フィルタ回路を備えた通信回路及びフィルタ回路を備えた数値制御装置 |
US15/650,051 US9966654B2 (en) | 2016-07-26 | 2017-07-14 | Filter circuit, communication circuit equipped with filter circuit, and numerical control equipped with filter circuit |
DE102017212577.2A DE102017212577A1 (de) | 2016-07-26 | 2017-07-21 | Filterschaltung, mit Filterschaltung ausgestattete Kommunikationsschaltung und mit Filterschaltung ausgestattete numerische Steuerung |
CN201710606381.1A CN107656888B (zh) | 2016-07-26 | 2017-07-24 | 滤波电路、具备滤波电路的通信电路以及数值控制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146167A JP6396373B2 (ja) | 2016-07-26 | 2016-07-26 | フィルタ回路、フィルタ回路を備えた通信回路及びフィルタ回路を備えた数値制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018018196A JP2018018196A (ja) | 2018-02-01 |
JP6396373B2 true JP6396373B2 (ja) | 2018-09-26 |
Family
ID=60951032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016146167A Active JP6396373B2 (ja) | 2016-07-26 | 2016-07-26 | フィルタ回路、フィルタ回路を備えた通信回路及びフィルタ回路を備えた数値制御装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9966654B2 (ja) |
JP (1) | JP6396373B2 (ja) |
CN (1) | CN107656888B (ja) |
DE (1) | DE102017212577A1 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4569018A (en) * | 1982-11-15 | 1986-02-04 | Data General Corp. | Digital data processing system having dual-purpose scratchpad and address translation memory |
US5774133A (en) * | 1991-01-09 | 1998-06-30 | 3Dlabs Ltd. | Computer system with improved pixel processing capabilities |
JP2729151B2 (ja) * | 1994-10-19 | 1998-03-18 | 日本電気アイシーマイコンシステム株式会社 | 記憶制御装置 |
JPH11102341A (ja) | 1997-09-29 | 1999-04-13 | Nec Eng Ltd | データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 |
US6334183B1 (en) * | 1997-11-18 | 2001-12-25 | Intrinsity, Inc. | Method and apparatus for handling partial register accesses |
JP2005352568A (ja) * | 2004-06-08 | 2005-12-22 | Hitachi-Lg Data Storage Inc | アナログ信号処理回路、並びに、そのデータレジスタ書換方法とそのデータ通信方法 |
US8117350B2 (en) * | 2009-11-03 | 2012-02-14 | Oracle America, Inc. | Configuration space compaction |
US8438344B2 (en) * | 2010-03-12 | 2013-05-07 | Texas Instruments Incorporated | Low overhead and timing improved architecture for performing error checking and correction for memories and buses in system-on-chips, and other circuits, systems and processes |
EP2591715B1 (en) * | 2010-07-07 | 2017-08-02 | Olympus Corporation | Endoscope system and control method of the endoscope system |
US10346170B2 (en) * | 2015-05-05 | 2019-07-09 | Intel Corporation | Performing partial register write operations in a processor |
-
2016
- 2016-07-26 JP JP2016146167A patent/JP6396373B2/ja active Active
-
2017
- 2017-07-14 US US15/650,051 patent/US9966654B2/en active Active
- 2017-07-21 DE DE102017212577.2A patent/DE102017212577A1/de not_active Ceased
- 2017-07-24 CN CN201710606381.1A patent/CN107656888B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107656888B (zh) | 2019-08-30 |
JP2018018196A (ja) | 2018-02-01 |
US20180034131A1 (en) | 2018-02-01 |
US9966654B2 (en) | 2018-05-08 |
DE102017212577A1 (de) | 2018-02-01 |
CN107656888A (zh) | 2018-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6433146B2 (ja) | 情報処理装置、システム、情報処理方法、コンピュータプログラム | |
US11954055B2 (en) | Mapping high-speed, point-to-point interface channels to packet virtual channels | |
US9996488B2 (en) | I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator | |
JP2005050324A (ja) | インタフェース変換システム及びその方法 | |
EP4080839B1 (en) | Pcie-based data transmission method and apparatus | |
JP2005235213A (ja) | 相異なるエンディアンフォーマットにおけるデータ変換装置と方法、及び前記装置を備えるシステム | |
JP2017151934A (ja) | プログラマブルコントローラ、プログラマブルコントローラの制御方法、プログラマブルコントローラの制御プログラム | |
WO2021147045A1 (zh) | 一种基于PCIe的数据传输方法及装置 | |
JPH10171750A (ja) | メモリ間データ転送システム | |
US10552350B2 (en) | Systems and methods for aggregating data packets in a mochi system | |
JP6396373B2 (ja) | フィルタ回路、フィルタ回路を備えた通信回路及びフィルタ回路を備えた数値制御装置 | |
JP4160068B2 (ja) | ベースバンドプロセッサと無線周波数集積モジュールとの間のデジタルプログラミングインターフェース | |
EP4080840A1 (en) | Data transmission method and apparatus based on pcie | |
JP2010257280A (ja) | シリアル制御装置、半導体装置及びシリアルデータの転送方法 | |
JP2704419B2 (ja) | キヤツシユラインの全エントリの充填を選択的に試みるバスマスタ | |
KR100907805B1 (ko) | 에이엑스아이 매트릭스 시스템과 에이에이치비 마스터시스템간의 데이터 전송을 위한 랩퍼 장치 및 제어 방법 | |
KR20050063939A (ko) | 주변 장치로부터 데이터 전송 크기를 자동으로 갱신하는직접 메모리 액세스 제어 장치 및 방법 | |
JP6570046B2 (ja) | Dmaコントローラ、実現方法及びコンピュータ記憶媒体 | |
KR100202170B1 (ko) | 시리얼 인터페이스를 위한 데이터 수신 방법 및 그 장치 | |
CN113032301B (zh) | 存储控制器及其片上系统以及电子设备 | |
WO2017189206A1 (en) | I3c high data rate (hdr) always-on image sensor 8-bit operation indicator and buffer over threshold indicator | |
JP6614948B2 (ja) | 演算装置、演算方法、通信装置、及びプログラム | |
JP2000330760A (ja) | エンディアン変換方式 | |
JP2006139416A (ja) | データ転送装置およびデータ転送方法 | |
US9298656B2 (en) | Data transferring apparatus and data transferring method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6396373 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |