CN1014839B - 在计算机存储空间增加定位rom的选择 - Google Patents
在计算机存储空间增加定位rom的选择Info
- Publication number
- CN1014839B CN1014839B CN89109114A CN89109114A CN1014839B CN 1014839 B CN1014839 B CN 1014839B CN 89109114 A CN89109114 A CN 89109114A CN 89109114 A CN89109114 A CN 89109114A CN 1014839 B CN1014839 B CN 1014839B
- Authority
- CN
- China
- Prior art keywords
- read
- rom
- sign indicating
- address
- indicating number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Storage Device Security (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
为有效利用个人计算机只读存储空间。本发明将ROM码定位于地址边界为存有ROM码的只读存储器容量一半的偶数或寄数倍的位置上。ROM码存在ROM内的两区域上,ROM码分为两段,在第一区第一段位于第二段之前,在第二区,同样的ROM码,第二段位于第一段之前。存有页选择位的寄存器提供地址译码器和加法器的输入,加法器对寄存器内容加1,送给地址译码器。因此,地址译码器响应页选择位指明的页或下一页。页选择位最低有效位LSB用于选择第一区或第二区。
Description
本发明涉及在计算机系统的存储空间内定位ROM码。
许多人们熟悉的计算机系统都是以基本单元形式销售的且可由用户来扩展。例如,其结构可能包括许多的线路板插槽或插座,形成一种外壳,这些插槽由总线连接。这样的基本单元计算机系统,可能有一个或多个未被占用的线路板插槽,在空的插槽内插入适当的印刷电路板(或特性板),即可使计算机系统得到扩展。许多这样的特性板都具有一个个性,就是它们至少由存在只读存储器(ROM)内的软件,以下称为ROM码,所部分确定。有效地使用这种特征板的必备先决条件之一,是系统作为一个整体对ROM码的寻访能力,具体来说,计算机系统的结构为计算机系统的ROM码提供了一个总的只读存储器空间,该空间是不可扩展的,也就是说,不论增加什么样的特征板,其所有ROM码以及基本形态计算机系统的ROM码都必须安置在这个只读存储器空间内。
这种可扩展计算机系统的一个例子是由国际商用机械公司所制造的,以P/S2商标所销售的系统。这种计算机系统包含有构造应用程序,该程序可自动地执行某些特定的功能,这些功能对利用插入计算机系统的特征板是必须的。构造应用程序所执行的功能之一是将特征板的ROM码定位于只读存储空间,其方式又不干扰已定位于存储器空间的现有ROM码及其它特征板的ROM码。构造应用程序一般将ROM码分配在只读存储空间的一个或多个8K段上。
上面所用术语“定位”如同后面所用到的一样,都不涉及到具体移动任何ROM码,ROM码是具体地存于特征板上的存储器中。术语“定位”是指将一地址分配给ROM码,也就是在只读存储空间内安排ROM码。
由于只读存储空间对ROM码来说是有限的,所以尽可能地有效利用该存储空间就十分重要。
在现有技术中,ROM码是定位于存储器的边界上。该处地址是ROM容量(不是指ROM码的内容)所须存储空间部分的整数倍。例如,如果ROM码占据16K字节的存储空间,该ROM码将存在16K的ROM中,而且在只读存储空间定位,起始地址是16K的整数倍。很显然,由于只读存储空间是有限的,将ROM码定位于这种位置的必要作法会造成低效地使用只读存储空间。举个具体的例子,假设可用的只读存储空间限制在128K,那么对于一块16K的ROM码来说,只有八个可能的位置。例如,如果存储空间从24K的地址开始是空闲的,那么24K至32K的存储空间就可能得不到使用,16K的ROM码将定位于32K地址边界处,占据的地址是从32K至48K。另一方面,如果16KROM码定位于24K地址,那么就要利用24K至40K的存储空间。
此外,当特征板规定了自由定位ROM码时,会有某些特征板需要将ROM码定位于只读存储空间的特殊地址上。很明显,这种情况进一步加重了一段或八段只读存储空间难以利用或不能利用的问题。
总之,现有技术定位ROM码是严格限制在ROM大小的整数倍的地址上,或换句话说,ROM大小一半的偶数倍地址上。边界等于ROM大小一半的奇数倍的存储空间是不能利用的。
因此,本发明的目的之一是消除这种人为的限制,使ROM码可定位于整个只读存储空间中边界为ROM大小的约数(Submultiples) 即ROM大小一半的奇偶整数倍地址上。
本发明的另一目的是达到上述目的而不增加附加电路在寻访当中的延迟,否则是需要克服这一问题的。
根据本发明,存在特征板上的ROM码方式是变化了的。在以往,只有一个ROM码考页存在特征板上只读存储装置(ROM)中,但是在本发明中ROM码是以两种不同形式存在特征板的存储器件中;一种形式存于第一区域,另一形式存在第二区域。在第一种形式中,ROM码和过去完全一样地存储。为了有利于说明,ROM码包括二段,第一段和第二段。在特征板的ROM码第一区域存有第一段及紧接着的第二段,然而根据本发明,特征板还将ROM码存在不同的第二区域内。在第二区域内,ROM码的第二段位于第一段之前。
如上所述,用于扩展计算机系统的现有技术特征板至少包括一个多位(bits)寄存器,该多位寄存器是由构造应用程序所利用的,一个数据量存在这个多位寄存器中,指明特征板的ROM码定位于或安排在只读存储空间的具体段落。寄存器的内容作为特征板上一地址译码器的输入,当只读存储空间中分配有特征板ROM码的存储区域被寻访时,该地址译码器作出响应,正确的ROM码从特征板上的存储装置中读出。根据本发明,地址译码器在多个方面有所改进。首先,增加了一个加法器,输入来自多位寄存器。加法器的输出馈给地址译码器和存有ROM码的存储器件的寻址电路。安排加法器是为了提供1加寄存器内容之和的输出。改进的地址译码器除了响应寄存器外,还响应加法器的输出。最后,寄存器的最低有效位用于选择特征
板上存储装置中存有ROM码的两个不同区域。
举一个有助于说明的具体例子,假如特征板需要16K的ROM码,特征板上的寄存器是四位长,那么在128K的只读存储空间,我们可从16个可能的位置中选择15个。因为第16个位置起始于地址120K,不适于存储16K的ROM码,所以只有15个位置。寄存器的内容我们称为页选择位。因为我们要给16KROM码定位,仅对已选的8K页译码是不够的,还必须选择下一个8K页,这一要求是由增加一个加法器来满足的。
有了合适的地址译码器,那么地址怎样重新安排才能读取正确的ROM码呢?如果为ROM码所选择边界是16K边界,则毫无问题。另一方面,如果所选边界是8K的奇数倍(不是16K的边界),则地址位13会有错误的极性。换言之,当我们给起始于8K奇数倍的地址增值时,我们正好前进到16K存储空间的半路,地址位A13将改变状态,不再寻访下一连续存储字节。
这一问题可使用页选择位的最低有效位来克服。该位说明了是否偶数和奇数8K边界被选择了。由于地址位A13的极性在奇数边界上是反的(与偶数边界相比),该位可单独与最低有效页选择位相或,使它仅在奇数页被选择时反相。这种方法带有一个缺点,就是将地址送入特征板上含有ROM码的存储装置有不必要的延迟产生。另一种不带有这一缺点的方法是使用存于存储装置中不同区域上的ROM码第二考贝。这个第二考贝或另一区域存有与第一区域完全相同的ROM码,只是ROM码呈现的顺序有所不同。为了重视位A13是错误的极性这一事实,ROM码被分成两段。当ROM码定位于偶数边界上时,使用第一区域,其中ROM码的第一段在第二段
之前。另一方面,当选择了奇数8K边界时,存有ROM码的存储装置的第二区域被选择,在第二区域内,ROM码的第二段在第一段之前。在这种形式中,当选择了奇整数8K边界,我们通过安排好的地址空间增值时,在地址位A13改变状态,而我们恰好寻访到第二区域中的第二段。
本发明个人计算机系统组件,是指特征板等,它包括只读存储器,所述只读存储器包括两个可寻访区,第一可寻访区以给定顺序存有所述特征板的只读指令码,所述给定顺序是第二组指令码跟在第一组指令码后面,第二可寻访区以不同的顺序存相同的指令码,所述不同顺序是第一组指令码跟在第二组指令码后面。
该组件进一步包括一个可编程地址寄存器,适于由所述个人计算机系统的其它组件写入偶数或奇数码;还包括地址逻辑装置,响应所述可编程寄存器的码及所述个人计算机地址总线上出现的信号,产生出所述只读存储器的地址信号,所述地址信号根据所述可编程寄存器的码是偶还是奇来寻访第一或第二可寻访区。所述第二可寻访区中的第一组指令码在该第二可寻访区的定位起始位置对应于所述第一可寻访区中第二组指令码在第一可寻访区的起始位置。
本发明初始化和寻访个人计算机系统只读存储器的方法,该存储器包含可插入只读存储空间的可编程区域或所述个人计算机系统的只读存储指令码,该方法包括步骤:
a)将所述只读指令码存于所述只读存储器的两个单独区域。
ⅰ)第一区域以给定顺序存储只读指令码,该给定顺序包括第二组指令码跟在第一组指令后面,
ⅱ)第二可寻该区域以不同的顺序存储同样的指令码,该不
同顺序包括所述第一组指令码跟在所述第二组指令码后面,
b)根据判断只读存储空间是否该用所述第一区域来确定使用所述第一还是第二区,
i)如果只读存储空间该用所述第一区域,则将第一码写入可编程寄存器,如果只读存储空间否该用第一区域,则将不同的第二码写入可编程寄存器。
c)提供地址修改逻辑电路,响应地址输入信号和所述可编程寄存器存储的码,产生寻访只读存储器寻访信号。
d)只有在所述第二码存于可编程寄存器的情况下,才在所述地址修改逻辑电路中修改地址输入信号。
本发明将特征板上只读码定位于特征板所在计算机系统的只读存储空间的方法,包括步骤:
a)将所述特征板上只读码提供于特征板上只读存储器内两不同区域上,
ⅰ)第一区域以给定顺序存储只读码,该给定顺序为第二组码跟在第一组码后面,
ⅱ)第二区域以不同的顺序存储同样的码,该不同顺序为第一组码跟在第二组后面,
b)存储只读存储器的段指标,它指明所述特征板上只读码的只读存储段,所述段指标具有第一或第二特征,
c)当所述段指标具有第一特征时,则寻访第一区域,当所述段指标具有第二特征时,则寻访第二区域。
为使本技术领域内的技术人员更好地了解本发明,下面结合附图详细说明:其中,
图1是可应用本发明的典型微计算机示意图;
图2是微计算机只读存储空间示意图;
图3和图4表示图1计算机系统只读存储空间中可安排存储装置123只读码的位置;
图5和图6分别表示现有技术和本发明的特征板上只读存储器的内容;
图7是本发明寻址机构121一构件的详图;
图8是寻址机构121另一部分的示意图,包括加法器,与存有页选择位的寄存器122相连。
图1是典型的可扩展的计算机系统方块示意图。特别是如图1所示,计算机系统包括CPU100,与许多组件相连,如通过多元总线130与标志组件110相连。元件120代表一个特征板或类似物,它可为扩展计算机系统的功能而插入计算机壳体的空槽内。虽然特征板120其上可有许多元件,但为了说明本发明,图1所表示的特征板包括有一个存有ROM码的存储器件123。特征板120包括有多位寄存器122,在构造过程中,写入将存储器123所存ROM码定位或安排于计算机系统只读存储空间内的页选择位。最后,特征板120包括寻址逻辑121,它在构造过程中,用于写寄存器122的适当内容,在构造过程之后,结合寄存器122内容和总线130一个元件所提供的其它信息来寻访存储器123。在叙述特征板120上述元件工作之前,先结合图2至6讲讲定位存储器123ROM码的各种选择方式。
图2表示图1中计算机系统的ROM只读存储空间。在所举例子中,P/S2机在地址边界(十六进制)COOOO至DFFFF之间提
供有128K的只读存储空间。该存储空间可认为包括16个页P1-P16,每个8K长。在16个页中有一半(P2、P4等)是奇数8K边界,另一半(P1、P3等)是偶数8K边界。假设我们要定位存储器123中所存16KROM码,那么就有15个(不是16个)可能的位置。最后的位置P16,由于其容量只有8K,不可用于定位16KROM码,但是每一个其它的边界(P1至P15的边界)都可用于定位16K的ROM码。
在偶数倍8K边界(P1、P3等)被选择的情况中,16KROM码将占用图3所示的位置,其中边界n*8K,n为任意偶整数(0-14)。而在16KROM码定位于奇数倍8K边界(P2、P4至P14)的情况中,由于下面要讲道的原因,存储器123所存ROM码将采用图6所示的结构,其中n为任意奇整数(1-13)。
图5表示现有技术中,典型特征板上存有ROM码的存储器内容。为了有助于说明,将ROM码分成两段10和20,这种分割仅是为了将现有技术与本发明作一比较。
另一方面,图6表示本发明中存储器123的内容。如图6所示,存储器123的内容成两个区域1和2。区域1存储ROM码的方式完全与现有技术中存储器所用方式一样,但是区域2将ROM码以不同的顺序存储。具体地讲,ROM码被分成两段,段10和段20。在区域1中,这些段以第一段10在第二段20之前的顺序存储。另一方面,在区域2中,ROM码以不同的顺序存储,第二段20在第一段10之前。区域2中的段10和20在其它方面与区域1中的段10和20及现有技术ROM码124的段10和20是一
样的。
图8表示一个加法器,由于下面所述理由,它用于寻址逻辑121中。图8中加法器的输入及页选择位RS0至RS3是来寄存器122的。加法器的输出是另外的页选择位RS0P至RS3P,在不考虑输入的情况下,它总比输入大1。加法器还包括“与”门A2和A4至A7、反相器I1至I3及“或”门01至03。
图8也表示了产生信号ROSENA(ROS Enable)的逻辑电路。如图8所示,除了在每个页选择位RS0至RS3为1(在边界DEOO选择第15段)的情况,ROSEVA与RSENA是一致的。如已讲过,第15段是不能存放16KROM码的段。因此,在第15段被选择的情况中,ROSENA由“与”门A1所禁止。
图7表示寻址逻辑121的另一组件。特别是当地址总线130的地址组件要求适当的地址时,图7电路用来起动存储器123。图7所示设备,除了产生ROSENA的方式(如图8所示)外,门A8、O13和它们对门O14的输入,如同门O4至O7和A9那样完全是常规的寻址机构的改变是增加了O8至O12、A10以及使用O12的输出取代A9的输出作为O14的输入。尤其是在总线130的地址组件要求的地址是在寄存器122内容即RS0-RS3所选择的特殊页中的情况下,门O4-O7驱动门A9。
本发明不同于一般作法,使用了门O8-O12及A10。门O8-O11在总线130地址组件要求的地址处于寄存器122内容即RS0-RS3所指页的下一页时,门O8~O11驱动门A10。
在特征板上的ROM码被安排在偶数倍8K边界的情况中,寄存器122中页选择位的最低有效位即RS0为零。该位用于(见图8
和图1)选择存储器123的第一区域即区域1。当总线130地址组件上的地址被要求,且在页选择位所指出的8K页中时,门O4~O7将导通,如果是其它情况,门O14产生驱动信号Un-Lathed ROM Select Good(ULRSO)来驱动存储器123。将总线130地址组件所要求的地址与寄存器122最低有效位LSB相结合就将寻访存储器123的第一区域而且第一段10中的任何字节都可被寻访。在总线130地址组件要求的地址处于ROM码第一个8K部分之后时,门O8-O11如A10一样将导通来维持ULRSG有效,段20中的字节(第一区域的)将被寻访。在这种方式中,在偶数倍8K边界上安排或定位ROM码提供了基本与现有技术相类似的ROM码寻访性。
在寄存器122页选择位的LSB(RSO)为1时,即选择了奇数倍的8K边界时,本发明是特别有用的。
当这一范围内的第一个地址字节被总线130的地址组件所要求时,其位A13将为1,门O8-O11将导通,使门A10导通再产生一有效ULRSG(在相同条件下)。在寄存器122的LSB作用下,存储器123的区域2将被寻访,被读出的存储字节将是段10中的第一个存储字节。假如总线130地址组件要求的地址是连续增值的,在某点,区域2中段10的最后字节将被寻访。而在总线上要求的地址再一次增值,地址位A13由1变为零,在该点,门O8-O11如同门A10一样关闭。另一方面,在该点,门O4-O7将被驱动,使门A9导通,从而维持ULRSG有效。
因此,当ROM码安排在奇数8K边界时,寻访是开始于区域2中的段10,随着地址增值,存储器123也将增值通过区域2的存储段10。一旦区域2内段10的字节寻访完毕,要寻访的下一字节是
区域2中段20的第一个字节。其后随着地址继续增值,区域2中段20的其它字节将被寻访。
在以上的叙述部分中,讲述了有关将特征板上ROM码定位或安排在计算机系统只读存储空间的本发明,虽然这些讲述是就本发明典型应用而言,但本发明的应用不仅限于特征板,典型的计算机系统,除特征板(它可能,也可不平和与基本系统一起销售)外,还包括主板。主板通常带有CPU、只读存储器、寻址装置等。本发明可以以完全相同于应用在特征板的方式来应用于主板。将本发明应用于主板,主板上只读存储装置中存储的ROM码可以以特征板的ROM码定位的同样方式定位或安排在计算机系统的只读存储空间内,并获得同样的优点。
Claims (6)
1、一种包括个人计算机系统组件的装置,所述组件包括用于存储只读指令码的只读存储器,其特征在于:
所述只读存储器包括两个可寻访区,其第一可寻访区以给定顺序存有只读指令码,所述给定顺序是第二组指令码跟在第一组指令码后面,其第二可寻访区以不同的顺序存相同的指令码,所述不同顺序是第一组指令码跟在第二组指令码后面。
2、如权利要求1所述的装置,其特征在于:
所述组件是适于插入个人计算机系统的特征板。
3、如权利要求2所述的装置,其中所述特征板进一步包括一个可编程地址寄存器,适于由所述个人计算机系统的其它组件写入偶数或奇数码;和地址逻辑装置,响应所述可编程寄存器的码及所述个人计算机地址总线上出现的信号,产生出所述只读存储器的地址信号,其特征在于:
所述地址逻辑装置产生的地址信号根据所述可编程寄存器的码是偶还是奇来寻访第一或第二可寻访区。
4、如权利要求1所述的装置,其特征在于:
所述第二可寻访区中的第一组指令码在该第二可寻访区的定位起始位置对应于所述第一可寻访区中第二组指令码在第一可寻访区的起始位置。
5、一种初始化和寻访个人计算机系统只读存储器的方法,该系统具有存码的可编程寄存器和响应地址输入信号产生所述只读存储器的寻访信号的地址修改逻辑电路,所述存储器包含可插入所述个人计算机系统只读存储空间的可编程区域的只读存储指令码,该方法其特征为包括步骤:
a)将所述只读指令码存于所述只读存储器的两个单独区域,
ⅰ)第一区域以给定顺序存储只读指令码,该给定顺序包括第二组指令码跟在第一组指令后面,
ⅱ)第二可寻该区域以不同的顺序存储同样的指令码,该不同顺序包括所述第一组指令码跟在所述第二组指令码后面,
b)根据判断只读存储空间是否该用所述第一区域来确定使用所述第一还是第二区,
c)如果只读存储空间该用所述第一区域,则将第一码写入可编程寄存器,如果只读存储空间不该用第一区域,则将不同的第二码写入可编程寄存器,
d)提供地址修改逻辑电路,响应地址输入信号和所述可编程寄存器存储的码,产生寻访只读存储器寻访信号。
6、如权利要求5所述方法,其特征为进一步包括步骤:
只有在所述第二码存于可编程寄存器的情况下,才在所述地址修改逻辑电路中修改地址输入信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/281,612 US4979148A (en) | 1988-12-09 | 1988-12-09 | Increasing options in mapping ROM in computer memory space |
US07/281,612 | 1988-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1043401A CN1043401A (zh) | 1990-06-27 |
CN1014839B true CN1014839B (zh) | 1991-11-20 |
Family
ID=23078043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN89109114A Expired CN1014839B (zh) | 1988-12-09 | 1989-12-08 | 在计算机存储空间增加定位rom的选择 |
Country Status (14)
Country | Link |
---|---|
US (1) | US4979148A (zh) |
EP (1) | EP0372841B1 (zh) |
JP (1) | JPH0743669B2 (zh) |
KR (1) | KR920005289B1 (zh) |
CN (1) | CN1014839B (zh) |
AR (1) | AR245832A1 (zh) |
AU (1) | AU623457B2 (zh) |
BR (1) | BR8906348A (zh) |
CA (1) | CA2000009C (zh) |
DE (2) | DE68923433T2 (zh) |
GB (1) | GB2225884A (zh) |
MY (1) | MY108517A (zh) |
NZ (1) | NZ231639A (zh) |
PH (1) | PH26617A (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5282172A (en) * | 1991-02-22 | 1994-01-25 | Vlsi Technology, Inc. | Look-ahead circuit for fast decode of bankselect signals in EMS systems |
CA2118201C (en) * | 1994-10-14 | 2003-02-04 | Patrick M. Hayden | Photon windowing kernel |
US6397262B1 (en) | 1994-10-14 | 2002-05-28 | Qnx Software Systems, Ltd. | Window kernel |
US5895480A (en) * | 1995-10-10 | 1999-04-20 | Holtek Microelectronics, Inc. | Method of and means for accessing an address by respectively substracting base addresses of memory integrated circuits from an access address |
EP0769746A1 (en) * | 1995-10-20 | 1997-04-23 | Symbios Logic Inc. | Storage device and method accessing it |
US7013340B1 (en) | 2000-05-18 | 2006-03-14 | Microsoft Corporation | Postback input handling by server-side control objects |
US6757900B1 (en) | 2000-05-18 | 2004-06-29 | Microsoft Corporation | State management of server-side control objects |
US6763453B2 (en) * | 2000-12-28 | 2004-07-13 | Intel Corporation | Security on hardware loops |
US7380250B2 (en) | 2001-03-16 | 2008-05-27 | Microsoft Corporation | Method and system for interacting with devices having different capabilities |
US7493397B1 (en) | 2001-06-06 | 2009-02-17 | Microsoft Corporation | Providing remote processing services over a distributed communications network |
US6944797B1 (en) | 2001-06-07 | 2005-09-13 | Microsoft Corporation | Method and system for tracing |
US6915454B1 (en) | 2001-06-12 | 2005-07-05 | Microsoft Corporation | Web controls validation |
US7162723B2 (en) * | 2001-06-29 | 2007-01-09 | Microsoft Corporation | ASP.NET HTTP runtime |
US7594001B1 (en) | 2001-07-06 | 2009-09-22 | Microsoft Corporation | Partial page output caching |
US7216294B2 (en) | 2001-09-04 | 2007-05-08 | Microsoft Corporation | Method and system for predicting optimal HTML structure without look-ahead |
US7428725B2 (en) | 2001-11-20 | 2008-09-23 | Microsoft Corporation | Inserting devices specific content |
US7574653B2 (en) | 2002-10-11 | 2009-08-11 | Microsoft Corporation | Adaptive image formatting control |
US7596782B2 (en) | 2003-10-24 | 2009-09-29 | Microsoft Corporation | Software build extensibility |
US7890604B2 (en) | 2004-05-07 | 2011-02-15 | Microsoft Corproation | Client-side callbacks to server events |
US8065600B2 (en) | 2004-05-14 | 2011-11-22 | Microsoft Corporation | Systems and methods for defining web content navigation |
US7464386B2 (en) | 2004-05-17 | 2008-12-09 | Microsoft Corporation | Data controls architecture |
US7530058B2 (en) | 2004-05-28 | 2009-05-05 | Microsoft Corporation | Non-compile pages |
US8156448B2 (en) | 2004-05-28 | 2012-04-10 | Microsoft Corporation | Site navigation and site navigation data source |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3440615A (en) * | 1966-08-22 | 1969-04-22 | Ibm | Overlapping boundary storage |
US3921144A (en) * | 1971-05-18 | 1975-11-18 | Ibm | Odd/even boundary address alignment system |
US4037215A (en) * | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | Key controlled address relocation translation system |
US4374411A (en) * | 1980-02-14 | 1983-02-15 | Hayes Microcomputer Products, Inc. | Relocatable read only memory |
US4378591A (en) * | 1980-12-31 | 1983-03-29 | Honeywell Information Systems Inc. | Memory management unit for developing multiple physical addresses in parallel for use in a cache memory |
US4363095A (en) * | 1980-12-31 | 1982-12-07 | Honeywell Information Systems Inc. | Hit/miss logic for a cache memory |
US4443847A (en) * | 1981-02-05 | 1984-04-17 | International Business Machines Corporation | Page addressing mechanism |
DE3148761C2 (de) * | 1981-12-09 | 1985-08-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Adressieren unterschiedlicher Speichereinheiten in einem Mikrorechnersystem |
US4507731A (en) * | 1982-11-01 | 1985-03-26 | Raytheon Company | Bidirectional data byte aligner |
US4649471A (en) * | 1983-03-01 | 1987-03-10 | Thomson Components-Mostek Corporation | Address-controlled automatic bus arbitration and address modification |
US4630230A (en) * | 1983-04-25 | 1986-12-16 | Cray Research, Inc. | Solid state storage device |
CA1213068A (en) * | 1983-04-26 | 1986-10-21 | Tandy Corporation | Expandable mapped memory control |
US4485457A (en) * | 1983-05-31 | 1984-11-27 | Cbs Inc. | Memory system including RAM and page switchable ROM |
US4675808A (en) * | 1983-08-08 | 1987-06-23 | American Telephone And Telegraph Company At&T Bell Laboratories | Multiplexed-address interface for addressing memories of various sizes |
NZ209664A (en) * | 1983-09-29 | 1987-05-29 | Tandem Computers Inc | Memory board address assignments: automatic reconfiguration |
JPS60251403A (ja) * | 1984-05-28 | 1985-12-12 | Hitachi Ltd | デジタル処理装置 |
DE3586557D1 (de) * | 1984-10-26 | 1992-10-01 | Ibm | Datenverarbeitungsvorrichtung mit festem adressraum und variablem speicher. |
US4744053A (en) * | 1985-07-22 | 1988-05-10 | General Instrument Corp. | ROM with mask programmable page configuration |
US4740916A (en) * | 1985-12-19 | 1988-04-26 | International Business Machines Corporation | Reconfigurable contiguous address space memory system including serially connected variable capacity memory modules and a split address bus |
US4761736A (en) * | 1986-01-02 | 1988-08-02 | Commodore Business Machines, Inc. | Memory management unit for addressing an expanded memory in groups of non-contiguous blocks |
GB2203869B (en) * | 1987-04-17 | 1991-10-23 | Apple Computer | Computer resource configuration method and apparatus |
-
1988
- 1988-12-09 US US07/281,612 patent/US4979148A/en not_active Expired - Fee Related
-
1989
- 1989-10-02 CA CA002000009A patent/CA2000009C/en not_active Expired - Fee Related
- 1989-11-30 EP EP89312531A patent/EP0372841B1/en not_active Expired - Lifetime
- 1989-11-30 DE DE68923433T patent/DE68923433T2/de not_active Expired - Fee Related
- 1989-12-05 NZ NZ231639A patent/NZ231639A/en unknown
- 1989-12-06 MY MYPI89001716A patent/MY108517A/en unknown
- 1989-12-06 DE DE3940302A patent/DE3940302A1/de active Granted
- 1989-12-07 AR AR89315635A patent/AR245832A1/es active
- 1989-12-08 PH PH39656A patent/PH26617A/en unknown
- 1989-12-08 JP JP1317912A patent/JPH0743669B2/ja not_active Expired - Lifetime
- 1989-12-08 BR BR898906348A patent/BR8906348A/pt not_active Application Discontinuation
- 1989-12-08 AU AU46090/89A patent/AU623457B2/en not_active Ceased
- 1989-12-08 CN CN89109114A patent/CN1014839B/zh not_active Expired
- 1989-12-09 KR KR1019890018221A patent/KR920005289B1/ko not_active IP Right Cessation
- 1989-12-11 GB GB8927950A patent/GB2225884A/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CA2000009A1 (en) | 1990-06-09 |
AU4609089A (en) | 1990-06-14 |
DE3940302A1 (de) | 1990-06-13 |
MY108517A (en) | 1996-10-31 |
US4979148A (en) | 1990-12-18 |
GB8927950D0 (en) | 1990-02-14 |
AU623457B2 (en) | 1992-05-14 |
GB2225884A (en) | 1990-06-13 |
JPH0743669B2 (ja) | 1995-05-15 |
PH26617A (en) | 1992-08-19 |
EP0372841A2 (en) | 1990-06-13 |
EP0372841B1 (en) | 1995-07-12 |
KR920005289B1 (ko) | 1992-06-29 |
BR8906348A (pt) | 1990-08-21 |
EP0372841A3 (en) | 1991-06-12 |
NZ231639A (en) | 1992-03-26 |
CN1043401A (zh) | 1990-06-27 |
CA2000009C (en) | 1994-02-01 |
DE68923433D1 (de) | 1995-08-17 |
DE3940302C2 (zh) | 1993-02-25 |
AR245832A1 (es) | 1994-02-28 |
JPH02201669A (ja) | 1990-08-09 |
DE68923433T2 (de) | 1996-03-07 |
KR910012925A (ko) | 1991-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1014839B (zh) | 在计算机存储空间增加定位rom的选择 | |
US7230840B2 (en) | Content addressable memory with configurable class-based storage partition | |
US7921088B1 (en) | Logical operations encoded by a function table for compressing index bits in multi-level compressed look-up tables | |
US6874062B1 (en) | System and method for utilizing a hierarchical bitmap structure for locating a set of contiguous ordered search items having a common attribute | |
US5109334A (en) | Memory management unit capable of expanding the offset part of the physical address | |
EP2147380A1 (en) | System and method of managing indexation of flash memory | |
CN1294498C (zh) | 利用再参考指示符进行页面替换的方法和装置 | |
CN1193141A (zh) | 在环型缓冲区中确定顺序优先级 | |
CN1296836C (zh) | 用以于嵌入程序只读存储器中实施修正机制的电路与方法 | |
US9852079B2 (en) | EXtreme virtual memory | |
US5577221A (en) | Method and device for expanding ROM capacity | |
CN100359491C (zh) | 基于mcs-51架构的16m字节数据存储器寻址空间扩充方法 | |
EP0383342A2 (en) | Microprocessor | |
CN1871592A (zh) | 用于增强存储器单元耐久性的方法和系统 | |
CN1040159C (zh) | 存储控制器与数据处理系统 | |
EP0549309B1 (en) | Address reduction scheme implementing rotation algorithm | |
CN100342328C (zh) | 带有复制寄存器文件的vliw处理器 | |
EP0543032A1 (en) | Expanded memory addressing scheme | |
US5285185A (en) | Dual-coded data comparator | |
CN1306643A (zh) | 用各种数据处理器进行数据处理 | |
JP3129248B2 (ja) | 2次元配列コードを用いた文字列検索方法 | |
Aloqeely et al. | A new technique for exploiting regularity in data path synthesis | |
CN1447941A (zh) | 搜索不同尺寸的字 | |
CN1302362C (zh) | 一种易于存取的多端口装置及其操作方法 | |
CN1318167A (zh) | 在dsp存储器中访问复数向量的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
OR01 | Other related matters | ||
ASS | Succession or assignment of patent right |
Owner name: LIAN XIANG(SINGAPORE)PRIVATE LTD. Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINE CORP. Effective date: 20061027 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20061027 Address after: Singapore Express Patentee after: Lenovo (Singapore) Pte. Ltd. Address before: American New York Patentee before: International Business Machines Corp. |
|
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |