KR960006075A - 격자부정합계 적층결정구조 및 그것을 사용한 반도체장치 - Google Patents

격자부정합계 적층결정구조 및 그것을 사용한 반도체장치 Download PDF

Info

Publication number
KR960006075A
KR960006075A KR1019950021275A KR19950021275A KR960006075A KR 960006075 A KR960006075 A KR 960006075A KR 1019950021275 A KR1019950021275 A KR 1019950021275A KR 19950021275 A KR19950021275 A KR 19950021275A KR 960006075 A KR960006075 A KR 960006075A
Authority
KR
South Korea
Prior art keywords
layer
region
lattice
buffer layer
ingaas
Prior art date
Application number
KR1019950021275A
Other languages
English (en)
Other versions
KR100376175B1 (ko
Inventor
도모요시 미시마
가쯔히꼬 히구찌
미쯔히로 모리
마꼬또 구도
쮸시로 구사노
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR960006075A publication Critical patent/KR960006075A/ko
Application granted granted Critical
Publication of KR100376175B1 publication Critical patent/KR100376175B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

격자부정합계 적층결정구조 및 그것을 사용한 전자소자나 광소자등의 반도체장치에 관한 것으로서, 기판결정상에 두께1㎛이하의 반도체로 이루어지는 버퍼층을 거쳐서 기판결정과는 기판결정면과 평행방방향의 격자정수가 다른 반도체박막결정이 적층되어 있고, 또한 실온에 있어서의 전자이동도가 8500㎝3/Vs보다 큰 격자부정합계 적층결정구조 및 그것을 사용한 반도체장치를 제공하기 위해서 버퍼층을 적층방향에서 다수의 제1영역과 다수의 제2영역을 적층된 구성으로 하고, 제1영역의 격자정수를 적층방향에서 반도체 박막결정을 향해서 증가시켜 제1영역의 두께를 기판결정과의 격자부정합에 기인하는 격자왜곡이 완화하는 두께로 하고 제2영역을 제1영역의 반도체박막결정측의 면상에 이것에 접해 형성하고 제1영역의 격자정수를적층방향에서 반도체박막결정을 향해서 증가시켜 제1영역의 두께를 기판결정과의 격자부정합에 기인하는 격자왜곡이 완화하는 두께로 하고 제2영역을 제1영역의 반도체박막결정측의 면상에 이것에 접해 형성하고, 제2영역의 격자 정수를 적층방향에서 일정하게 하고 또한 버퍼의 격자정수를 적층방향에서 연속시키는 구성으로 하였다. 이러한 구성에 의해, 버퍼층의 두께가 1㎛이하로 얇게 해도 실온에 있어서의 전자이동도가 8500㎝3/Vs보다 큰 격자부정합계 적층결정구조 및 그것을 사용한 반도체장치를 실현할 수 있다.

Description

격자부정합계 적층결정구조 및 그것을 사용한 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예1의 HEMT 결정의 종단면도.
제2도는 본 발명의 실시예1의 InAlAs 버퍼층의 In조 성비의 분포도.
제3도는 본 발명의 실시예1의 InAlAs 버퍼층의 In조 성비의 연속변화영역의 비율과 InGAas채널층의 전자이동도의 관계를 도시한 도면.
제4도는 본 발명의 실시예1의 버퍼층의 두께와 InGAas채널층의 전자이동도의 관계를 도시한 도면.
제5도는 본 발명의 실시예1의 버퍼층의 In조성비의 단계의 수와 InGAas채널층의 전자이동도의 관계를 도시한 도면.
제6도는 본 발명의 실시예1의 HEMT 소자의 단면도.
제7도는 본발명에 의한 반도체레이저의 단면도.

Claims (32)

  1. 기판결정, 상기 기판결정상의 두께 1㎛이하인 반도체버퍼층 및 상기 기판결정의 면과는 평행방향에서 상기 기판결정의 면과 다른 격자정수를 갖는 반도체박막을 포함하는 격자부정합계 적층결정구조로서, 상기 버퍼층은 다층으로 형성된 다수의 제1영역과 다수의 제2영역을 포함하고, 상기 기판결정면과 평행방향으로 상기 제1영역의 격자정수는 상기 적층방향에서 상기 반도체박막을 향해서 증가하고, 상기 제1영역은 상기 기판결정과의 격자부정합에 기인하는 격자 왜곡이 완화되는 두께를 갖고 있고, 상기 제2영역은 상기 제1영역의 각각의 하나의 상기 반도체 박막측의 면상에 이것과 접하여 형성되어 있고, 상기 기판결정면과 평행방향에서 제2영역의 격자정수는 상기 적층방향에서 일정하고, 상기 기판결정면과 평행벙향에서 상기 버퍼층의 상기 격자정수는 상기 적층방향에서 연속하고 있는 격자부정합계 적층결정구조.
  2. 제1항에 있어서, 상기 기판결정면과 평행방향에서 제1영역과 제2영역의 격자정수는 상기 제1및 제2영역의 공통의 구성요소의 조성비에 의해 제어되어 있고, 상기 공통의 구성원소의 조성비는 적어도 하나의 제1영역과 이것에 접하는 제2영역사이의 계면근방내에서 상기 적어도 하나의 제1영역이 제2영역보다 크게되어 있는 격자부정합계 적층결정구조.
  3. 제2항에 있어서, 상기 기판결정은 GaAs로 형성되고, 상기 버퍼층은 InAlAs로 형성되고, 상기 반도체박막에 가장 가까은 상기 버퍼측은 InGaAs로 형성된 격자부정합계 적층결정구조.
  4. 제2항에 있어서, 상기 기판결정은 GaAs로 형성되고, 상기 버퍼층과 상기 반도체박막에 가장 가까은 버퍼측은 3족 원소성분과 다른 InALGaAs로 형성된 격자부정합계 적층결정구조.
  5. 제1항에 있어서, 상기 기판결정은 GaAs로 형성되고, 상기 버퍼층은 InAlAs로 형성되고, 상기 반도체박막에 가장 가까은 상기 버퍼측은 InGaAs로 형성된 격자부정합계 적층결정구조.
  6. 제1항에 있어서, 상기 기판결정은 GaAs로 형성되고, 상기 버퍼층과 상기 반도체박막에 가장 가까운 버퍼측은 3족 원소성분과 다른 InALGaAs로 형성된 격자부정합계 적층결정구조.
  7. 특허청구의 범위 제1항에서 규정된 격자부정합계 적층결정구조에서 반도체박막에 형성된 능동영역을 포함하는 반도체장치.
  8. 제7항에 있어서, 상기 기판결정은 GaAs로 형성되고, 상기 버퍼층은 InAlAs로 형성되고, 상기 반도체박막에 가장 가까은 상기 버퍼측은 InGaAs로 형성된 격자부정합계 적층결정구조.
  9. 제8항에 있어서, 전계효과트랜지스터를 또 포함하고, 상기 기판은 반절연상 GaAs로 형성되고, 상기 버퍼층은 언도프InAlAs이고, 상기 반도체박막은 기판결정상에서 순차로 언도프 InGaAs 채널층, 언도프 InAlAs 스페이서층, n형 InAlAs 캐리어공급층, 언도프 InGaAs 층 n형 InGaAs 캡층을 포함하고, n형 InGaAs 캡층은 n형 InGaAs 캡층하의 언도프InAlAs층이 게이트영역 내에서 노출되도록소오스 및 드레인영역으로 분할되고, 소오스 및 드레인전극은 캡층의 소오스 및 드레인영역상에 각각 형성되고, 게이트전극은 상기 언도프InAlAs층이 노출된 부분상에 형성되는 반도체장치.
  10. 제9항에 있어서, 상기 InAlA 버퍼층의 총두께에 대한 상기 InAlAs 버퍼층의 제1영역의 두께비율의 범위는 0.1~0.45인 반도체장치.
  11. 제7항에 있어서, 상기 기판결정은 GaAs로 형성되고, 상기 버퍼층과 상기 반도체박막에 가장 가까운 상기 버퍼측 3족 원소성분과 다른InGaAs로 형성된 반도체 장치.
  12. 제11항에 있어서, 반도체레이저를 또 포함하고, 상기 기판결정은 n형 GaAs로 형성되고, 상기 버퍼층은 n형 InGaAs이고, 상기 반도체박막은 상기 기판결정상에서 순차로 n형 InAlGaAs 그레이디드층, n형 InAlAs클래드층, 언도프 InAlGaAs GRIN층, 언도프InGaAs활성층, 언도프 InAlGaAs GRIN층,P형 InAlAs클래드층,p형 InAlGaAs그레드디드층, p형InGaAs 컨택트층을 포함하고, 옴전극이 n형 GaAs기판 결정과 p형InGaAs 컨택트층에 각각 형성되는 반도체장치.
  13. 특허청구의 범위 제2항의 격자부정합계 적층결정구조에 있어서, 상기 반도체박막에 형성된 능동영역을 포함하는 반도체장치.
  14. 제13항에 있어서, 상기 기판결정은 GaAs로 형성되고, 상기 버퍼층은 InAlAs로 형성되고, 상기 반도체박막에 가장 가까운 버퍼측은 InGaAs로 형성된 반도체장치.
  15. 제14항에 있어서, 전계효과트랜지스터를 또 포함하고, 상기 기판은 반절연상 GaAs로 형성되고, 상기 버퍼층은 언도프InAlAs이고, 상기 반도체박막은 기판결정상에서 순차로 언도프 InGaAs 채널층, 언도프 InGaAs 스페이서층, n형 InAlAs 캐리어공급층, 언도프 InGaAs 층 n형 InGaAs 캡층을 포함하고, n형 InGaAs 캡층은 n형 InGaAs 캡층하의 언도프InAlAs층이 게이트영역 내에서 노출되도록소오스 및 드레인영역으로 분할되고, 소오스 및 드레인전극은 캡층의 소오스 및 드레인영역상에 각각 형성되고, 게이트전극은 상기 언도프InAlAs층이 노출된 부분상에 형성되는 반도체장치.
  16. 제15항에 있어서, 상기 InAlA 버퍼층의 총두께에 대한 상기 InAlAs 버퍼층의 제1영역의 두께비율의 범위는 0.1~0.45인 반도체장치.
  17. 제13항에 있어서, 상기 기판결정은 GaAs로 형성되고, 상기 버퍼층과 상기 반도체 박막에 가장 가까운 버퍼측은 3족 원소성분과 다른InGaAs로 형성된 반도체 장치.
  18. 제17항에 있어서, 반도체레이저를 또 포함하고, 상기 기판결정은 n형 GaAs로 형성되고, 상기 버퍼층은 n형 InGaAs이고, 상기 반도체박막은 상기 기판결정상에서 순차로 n형 InAlGaAs 그레이디드층, n형 InAlAs클래드층, 언도프 InAlGaAs GRIN층 언도프InGaAs활성층, 언도프 InAlGaAs GRIN층,P형 InAlAs클래드층,p형 InAlGaAs그레드디드층, p형InGaAs 컨택트층을 포함하고, 옴전극이 n형 GaAs기판 결정과 p형InGaAs 컨택트층에 각각 형성되는 반도체장치.
  19. 기판결정상의 다층의 반도체층을 포함하는 반도체웨이퍼로서, 상기 반도체층은 적층방향으로 다층으로 형성된 다수의 제1영역과 다수의 제2영역을 포함하고, 상기 시판결정면과 평행방향에서 상기 제1영역의 격자정수는 적층방향에서 반도체박막결정을 향해서 증가하고, 상기 제1영역은 상기 기판결정과의 격자부정합에 기인하는 격자왜곡이 완화되는 두께를 갖고 있고, 상기 제2영역은 상기 제1영역은 상기 기판결정과 반대측의 면상에 이것과 접하여 형성되어 있고, 상기 기판결정면과 평행방향에서 제2영역의 격자정수는 적층방향에서 일정하고, 상기 기판결정면과 평행방향에서 반도체층의 격자정수는 상기 적층 방향에서 연속하고 있는 반도체웨이퍼,
  20. 제19항에 있어서, 상기 기판결정은 GaAs로 형성되고, 상기 버퍼층과 상기 반도체 박막에 가장 가까운 버퍼측은 3족 원소성분과 다른InGaAs로 형성된 반도체 웨이퍼.
  21. 제19항에 있어서, 상기 기판결정면과 평행방향에서 제1영역과 제2영역의 격자정수는 상기 제1 및 제2영역의 공통의 구성요소의 조성비에 의해 제어되어 있고, 상기 공통의 구성원소의 조성비는 제1영역 및 제2영역사이의 적어도 하나의 계면근방내에서 적어도 하나의 제1영역에 접한 상기 제2영역보다 크게 되어 있는 반도체 웨이퍼.
  22. 제21항에 있어서, 상기 기판결정은 GaAs로 혈성되고, 상기 버퍼층과 상기 반도체벅막에 가장 가까운 버퍼측은 3족 원소성분과 다른InGaAs로 구성된 반도체웨이퍼.
  23. 제21항에 있어서, 상기 기판결정은 GaAs로 혈성되고, 상기 반도체층은 InSlAs로 형성된 반도체웨이퍼.
  24. 제19항에 있어서, 상기 기판결정은 GaAs로 혈성되고, 상기 반도체층은 InSlAs로 형성된 반도체웨이퍼.
  25. 기판, 교대로 있는 서브층을 포함하며, 하나 걸러의 서브층이 상기 기판의 평면에서 떨어져 수직을 이루는 방향으로 증가하는 각각의 격자 정수에 의해 특성화된 격자왜곡흡수특성을 갖는 상기 기판과 접하는 서브층에서 개시되며, 다른 서브층이 기판이 평면과 수직방향에서 각각 일정한 격자정수에 의해 특성화된 격자흡수특성을 갖는 다층화된 버퍼층 및 상기 버퍼층상에 형성되며, 그 각각이 상기 기판면과 평행방향에서 기판의 격자정수와 다른 격자정수를 갖는 다수의 층을 포함하는 격자부정합계 적층결정구조.
  26. 제25항에 있어서, 상기 버퍼층은 일정한 격자정수를 갖는 상기 버퍼층내에서 다음의 서브층의 개시까지 증가하는 격자정수를 갖는 각각의 서브층에서 선형적으로 증가하는 농축인듐을 포함하는 것을 특징으로 하는 격자부정합계 적층결정구조.
  27. 제25항에 있어서, 상기 버퍼층은 일정한 격자정수를 갖는 상기 버퍼층내에서 다음의 서브층내의 농축인듐보다 높은 레벨까지 증가하는 격자정수를 갖는 각각의 사브층내에서 증가하는 농축인듐을 포함하는 것을 특징으로 하는 격자부정합계 적층결정구조.
  28. 제25항에 있어서, 상기 기핀은 GaAs 결정인 격자부정합계 적층결정구조.
  29. 제28항에 있어서, 상기 버퍼층은 InAlAs를 포함하고, 버퍼층과 접하여 버퍼층상에 형성된 층은 InGaAs로 형성된 것을 특징으로 하는 격자부정합계 적층결정구조.
  30. 제28항에 있어서, 상기 버퍼층은 InGaAs로 포함되고, 버퍼층과 접하여 버퍼층상에 형성된 층은 InAlGaAs로 형성된 것을 특징으로 하는 격자부정합계 적층결정구조.
  31. 제28항에 있어서, 상기 버퍼층은 InAlGaAs로 포함되고, 버퍼층과 접하여 버퍼층상에 형성된 층은 InGaAs로 형성된 것을 특징으로 하는 격자부정합계 적층결정구조.
  32. 제28항에 있어서, 상기 버퍼층은 InAlGaAs로 포함되고, 버퍼층과 접하여 버퍼층상에 형성된 층은 InAlGaAs로 형성된 것을 특징으로 하는 격자부정합계 적층결정구조.
    ※참고사항:최초출원 내용에 의하여 공개되는 것임.
KR1019950021275A 1994-07-25 1995-07-20 격자부정합계적층결정구조및그것을사용한반도체장치 KR100376175B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06172252A JP3116731B2 (ja) 1994-07-25 1994-07-25 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP94-172252 1994-07-25

Publications (2)

Publication Number Publication Date
KR960006075A true KR960006075A (ko) 1996-02-23
KR100376175B1 KR100376175B1 (ko) 2003-07-18

Family

ID=15938451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021275A KR100376175B1 (ko) 1994-07-25 1995-07-20 격자부정합계적층결정구조및그것을사용한반도체장치

Country Status (3)

Country Link
US (1) US5633516A (ko)
JP (1) JP3116731B2 (ko)
KR (1) KR100376175B1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685030B2 (ja) * 1995-05-26 1997-12-03 日本電気株式会社 半導体装置及びその製造方法
US5751753A (en) * 1995-07-24 1998-05-12 Fujitsu Limited Semiconductor laser with lattice mismatch
JP3310514B2 (ja) * 1995-12-22 2002-08-05 シャープ株式会社 半導体装置
US5859864A (en) * 1996-10-28 1999-01-12 Picolight Incorporated Extended wavelength lasers having a restricted growth surface and graded lattice mismatch
TW326575B (en) * 1997-01-18 1998-02-11 Nat Science Council Structure and fabrication method of the metal-insulator-semiconductor multiple-negative differential resistance
JPH10256154A (ja) * 1997-03-06 1998-09-25 Mitsubishi Electric Corp 半導体ヘテロ構造およびその製造方法並びに半導体装置
US5877519A (en) * 1997-03-26 1999-03-02 Picolight Incoporated Extended wavelength opto-electronic devices
KR100400808B1 (ko) 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
JPH1154471A (ja) 1997-08-05 1999-02-26 Tokyo Electron Ltd 処理装置及び処理方法
JP3177951B2 (ja) * 1997-09-29 2001-06-18 日本電気株式会社 電界効果トランジスタおよびその製造方法
US6372356B1 (en) * 1998-06-04 2002-04-16 Xerox Corporation Compliant substrates for growing lattice mismatched films
AU4847799A (en) * 1998-07-31 2000-02-21 Raytheon Company High electron mobility transistor
US6503773B2 (en) * 2000-01-20 2003-01-07 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
US6489639B1 (en) * 2000-05-24 2002-12-03 Raytheon Company High electron mobility transistor
US6746777B1 (en) * 2000-05-31 2004-06-08 Applied Optoelectronics, Inc. Alternative substrates for epitaxial growth
JP2002016007A (ja) * 2000-06-27 2002-01-18 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ及びそれを用いた素子
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
US6697412B2 (en) * 2001-04-13 2004-02-24 Triquint Semiconductor, Inc. Long wavelength laser diodes on metamorphic buffer modified gallium arsenide wafers
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
WO2003015140A1 (fr) * 2001-08-06 2003-02-20 Sumitomo Mitsubishi Silicon Corporation Substrat semiconducteur, transistor a effet de champ et procedes de fabrication de ces elements
WO2003061017A1 (en) * 2002-01-11 2003-07-24 Epitaxial Technologies, Llc Ultra-linear multi-channel field effect transistor
EP2267762A3 (en) 2002-08-23 2012-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
EP1588406B1 (en) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
US7227174B2 (en) * 2003-06-26 2007-06-05 Rj Mears, Llc Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
JP4333426B2 (ja) * 2004-03-19 2009-09-16 ソニー株式会社 化合物半導体の製造方法、及び半導体装置の製造方法
FI20045482A0 (fi) 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
JP5311765B2 (ja) * 2006-09-15 2013-10-09 住友化学株式会社 半導体エピタキシャル結晶基板およびその製造方法
DE102007046752B4 (de) 2007-09-28 2022-09-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Quasisubstrat für ein optoelektronisches Bauelement und optoelektronisches Bauelement
US7745853B2 (en) * 2008-06-18 2010-06-29 Chang Gung University Multi-layer structure with a transparent gate
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
US20100221512A1 (en) * 2009-02-27 2010-09-02 Massachusctts Institute of Technology Digital metamorphic alloys for graded buffers
US9065000B2 (en) 2011-03-02 2015-06-23 Gregory Belenky Compound semiconductor device on virtual substrate
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
CN104733510A (zh) * 2013-12-20 2015-06-24 晶能光电（江西）有限公司 一种半绝缘GaN外延结构
EP3195367A4 (en) 2014-09-19 2018-08-15 Intel Corporation Apparatus and methods to create a buffer to reduce leakage in microelectronic transistors
KR102248475B1 (ko) * 2014-09-19 2021-05-06 인텔 코포레이션 인듐 풍부 표면들을 갖는 인듐 갈륨 비화물 활성 채널을 생성하는 장치 및 방법
EP3314660A4 (en) * 2015-06-23 2019-01-23 Intel Corporation INDUSTRIAL NMOS TRANSISTOR CHANNELS

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170413A (ja) * 1988-12-22 1990-07-02 Fujitsu Ltd 化合物半導体装置
JP2786327B2 (ja) * 1990-10-25 1998-08-13 三菱電機株式会社 ヘテロ接合電界効果トランジスタ
JPH06104533A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 青色発光素子およびその製造方法
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
JPH0750410A (ja) * 1993-08-06 1995-02-21 Hitachi Ltd 半導体結晶積層体及びその形成方法並びに半導体装置

Also Published As

Publication number Publication date
JP3116731B2 (ja) 2000-12-11
JPH0837291A (ja) 1996-02-06
US5633516A (en) 1997-05-27
KR100376175B1 (ko) 2003-07-18

Similar Documents

Publication Publication Date Title
KR960006075A (ko) 격자부정합계 적층결정구조 및 그것을 사용한 반도체장치
US10529768B2 (en) Method for making CMOS image sensor including pixels with read circuitry having a superlattice
CA1236590A (en) Semiconductor device with hole conduction via strained lattice
DE3324017C2 (de) Isolierschicht-Feldeffekt-Transistor
CA1253632A (en) Heterojunction field effect transistor
KR850006788A (ko) 선택적으로 도우프된 헤테로 접합을 갖는 고전자 이동도 반도체 장치
US4704622A (en) Negative transconductance device
KR880011962A (ko) 광 반도체 장치
KR860006843A (ko) 전계효과 반도체장치
KR860000705A (ko) N-채널 및 p-채널 트랜지스터들을 포함하는 반도체 장치 및 그의 제조방법
JPS63318782A (ja) 半導体装置
JPS6242569A (ja) 電界効果型トランジスタ
JPH0239543A (ja) 多層半導体装置
EP0260376A1 (de) Photoempfänger
KR860007745A (ko) 화합물 반도체장치
JPH0227739A (ja) 半導体装置
JPS5931071A (ja) 電界効果トランジスタ
KR930017200A (ko) 접합전계효과 트랜지스터 및 그 제조방법
KR930005140A (ko) 화합물 반도체소자 및 그 제조방법
JPH11274315A (ja) 半導体装置
KR960006112B1 (ko) 접합형 전계효과트랜지스터 및 그 제조방법
JPS63142808A (ja) 半導体装置の製造方法
KR950021523A (ko) 상보형 트랜지스터 구조 및 제조방법
KR930017099A (ko) 금속-반도체 전계효과트랜지스터 및 그 제조방법
CN117976678A (zh) 阵列基板及其制备方法、显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070302

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee