KR950021523A - 상보형 트랜지스터 구조 및 제조방법 - Google Patents

상보형 트랜지스터 구조 및 제조방법 Download PDF

Info

Publication number
KR950021523A
KR950021523A KR1019930026890A KR930026890A KR950021523A KR 950021523 A KR950021523 A KR 950021523A KR 1019930026890 A KR1019930026890 A KR 1019930026890A KR 930026890 A KR930026890 A KR 930026890A KR 950021523 A KR950021523 A KR 950021523A
Authority
KR
South Korea
Prior art keywords
semiconductor
bandgap
band gap
small
forming
Prior art date
Application number
KR1019930026890A
Other languages
English (en)
Other versions
KR0127269B1 (ko
Inventor
장경식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930026890A priority Critical patent/KR0127269B1/ko
Publication of KR950021523A publication Critical patent/KR950021523A/ko
Application granted granted Critical
Publication of KR0127269B1 publication Critical patent/KR0127269B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 트랜지스터에 관한 것으로, 반도체 기판(1) 상에 밴드갭이 작은 반도체(2, 6)와 밴드갭이 큰 반도체 (3, 5)가 서로 경계를 이루며 형성되되, 상기 밴드갭이 서로 다른 어느 한 경계영역에 캐리어 공급층 (4) 이 헝성되는 구조의 밴드갭 사이를 이용한 상보형 트랜지스터 및 반도체기판(1) 상에 밴드갭이 작은 반도체 (2)를 소정 두께로 형성한 후 상부에 밴드갭이 큰 반도체(3)를 소정 두께로 형성하는 단계와 ; 다시 밴드갭이 큰 반도체(3) 및 밴드갭이 작은 반도체(6)를 소정 두께로 차례로 형성하는 단계와 : 상기 형성된 두개의 밴드갭 차에 의한 계면중 어느 한 계면에 얇은 도핑층 (4)을 형성하는 단계와 : 전체구조 상부에 얇은 게이트산화막 (7) 및 게이트전극 (8)을 형성하는 단계를 포함하여 이루어져 종래의 CMOS를 구현하는 것보다 절반으로 줄어든 소자영역과 2차원 채널을 이용하게 됨으로써 3차원 채널에 기인된 산란효과를 줄일 수 있어 고집적, 고속동작소조자제작에 효과적이다

Description

상보형 트랜지스터 구조 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 상보형 트랜지스터의 구조도,
제4도는 본 발명에 따른 일실시예의 상보형 트랜지스터 제조공정 단면도.

Claims (4)

  1. 상보형 트랜지스터에 있어서, 반도체 기판(1) 상에 밴드갭이 작은 반도체(2,6)와 밴드갭이 큰 반도체(3, 5)가 서로 경계를 이루며 형성되되, 상기 밴드갭이 서로 다른 어느 한 경계영역에 캐리어 공급층(4)이 형성되는 구조를 포함하여 이루어지는 것을 특징으로 하는 밴드갭 차이를 이용한 상보형 트랜지스터 구조.
  2. 반도체 소자의 제조공정중 반도체 기판(1) 상에 밴드갭이 작은 반도체 (2, 6)와 밴드갭이 큰 반도체 (3, 5)가 서로 경계를 이루며 형성되되, 상기 밴드갭이 서로 다른 어느 한 경계 영역에 캐리어 공곱층 (4) 이 형성되는 구조의 밴드갭 차이를 이용한 상보형 트랜지스터에 있어서, 반드체기판 (1) 상에 밴드갭이 작은 반도체 (2)를 소정 두께로 형성한 후 상부에 밴드갭이 큰 반도체 (3)를 소정 두께로 형성하는 단계와 , 다시 밴드갭 이 큰 반도체 (3) 및 밴드갭이 작은 반도체(6)틀 소정 두께로 차례로 형성하는 단계와 ; 상기 형성된 두개의 밴드갭 차에 의한 계면층 어느 한 계면에 얇은 도핑층 (4)을 형성하는 단계와 ; 전체구조 상부에 얇은 게이트산화막 (7) 및 게이트전극 (8)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 밴드갭차이를 이용한 상보형 트랜지스터 제조방법.
  3. 제2항에 있어서, 상기 밴드갭이 작은 반도체(2, 6)의 형성 두께는 각각 500Å이상, 밴드갭이 큰 반도체(3,5)의 형성 두께는 50 내지 500Å인 것을 특징으로 하는 밴드갭 차이를 이용한 상보형 트랜지스터 제조방법
  4. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930026890A 1993-12-08 1993-12-08 밴드갭 차이를 이용한 상보형 모스트랜지스터 KR0127269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026890A KR0127269B1 (ko) 1993-12-08 1993-12-08 밴드갭 차이를 이용한 상보형 모스트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026890A KR0127269B1 (ko) 1993-12-08 1993-12-08 밴드갭 차이를 이용한 상보형 모스트랜지스터

Publications (2)

Publication Number Publication Date
KR950021523A true KR950021523A (ko) 1995-07-26
KR0127269B1 KR0127269B1 (ko) 1997-12-29

Family

ID=19370258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026890A KR0127269B1 (ko) 1993-12-08 1993-12-08 밴드갭 차이를 이용한 상보형 모스트랜지스터

Country Status (1)

Country Link
KR (1) KR0127269B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734820B1 (ko) * 2003-06-17 2007-07-06 인터내셔널 비지네스 머신즈 코포레이션 2-차원 밴드갭 공법에 의해 구현된 고속 측면이형접합ｍｉｓｆｅｔ 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734820B1 (ko) * 2003-06-17 2007-07-06 인터내셔널 비지네스 머신즈 코포레이션 2-차원 밴드갭 공법에 의해 구현된 고속 측면이형접합ｍｉｓｆｅｔ 및 그 방법

Also Published As

Publication number Publication date
KR0127269B1 (ko) 1997-12-29

Similar Documents

Publication Publication Date Title
KR960006075A (ko) 격자부정합계 적층결정구조 및 그것을 사용한 반도체장치
KR910020842A (ko) Ldd형의 cmos장치 제조방법
KR960002809A (ko) Soi기판에 형성한 cmos트랜지스터 및 그 soi기판의 제조방법
KR910008872A (ko) 반도체 소자와 그 제조방법
KR920010975A (ko) 반도체장치 및 그의 제조방법
KR850005164A (ko) 반도체 장치
KR960026964A (ko) 반도체 장치 및 그의 제조 방법
KR950021523A (ko) 상보형 트랜지스터 구조 및 제조방법
KR910020740A (ko) 반도체기억장치
KR920003550A (ko) 반도체 장치
KR910007139A (ko) 반도체 기억장치 및 그 제조방법
KR850005170A (ko) 반도체 장치
KR970052785A (ko) 반도체 소자 제조방법
KR850005174A (ko) 헤테로 구조를 가진 반도체 장치
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR960019741A (ko) 에스램(sram) 셀 및 그 제조방법
KR970054524A (ko) 다결정실리콘-박막트랜지스터의 제조방법
JPS56147467A (en) Cmos semiconductor device and manufacture thereof
KR930015084A (ko) 박막 트랜지스터의 구조와 그 제조방법
KR960043262A (ko) 반도체 메모리 소자 및 그 제조 방법
KR970054516A (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR890016687A (ko) 소오스 및 드레인 깊이 확장부를 가진 반도체 장치 및 그 제조방법
KR940003074A (ko) 반도체 장치의 트랜지스터 제조방법
KR920003546A (ko) 반도체 제조방법
KR950010140A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee