KR850005170A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR850005170A
KR850005170A KR1019840007616A KR840007616A KR850005170A KR 850005170 A KR850005170 A KR 850005170A KR 1019840007616 A KR1019840007616 A KR 1019840007616A KR 840007616 A KR840007616 A KR 840007616A KR 850005170 A KR850005170 A KR 850005170A
Authority
KR
South Korea
Prior art keywords
conductive
groove
conductive material
melting point
high melting
Prior art date
Application number
KR1019840007616A
Other languages
English (en)
Inventor
요시다가(외 3) 다다기
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850005170A publication Critical patent/KR850005170A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

내용 없음

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도, 제3도는 각각 본 발명의 다른 실시예를 도시한 도면.
제6도A 내지 제6도F는 제2도에 도시된 구조의 CMOS의 제조 과정을 도시한 공정도.
제7도는 본 발명의 효과를 표시한 곡선도.

Claims (18)

  1. 제1도 전형을 가진 반도체 기판의 표면 영역 내에 형성된 제1도전형층 및 상기 제1도전형 층에 인접해서 형성된 제2도전형층과, 상기 제1도 전형층의 표면 영역 내에 형성된 제2도전형 영역을 구비한 제1의 절연 게이트형 전계 트랜지스터와 상기 제2도전형층의 표면 영역내에 형성된 제1도전형 영역을 예를들면 제2의 절연게이트형 전계효과 트랜지스터와, 상기 제1도전형층과, 상기 제2도전형층의 경계부에는 상기 반도체 기판의 표면에서 내부로 향해서 형성된 홈을 가지며, 상기 홈의 저면에서는, 절연막이 형성되어 있지 않고, 홈의 측면에만 절연막이 형성되고, 상기 홈 내지 도전성 물질에 의해서 충진되어 있고, 상기도전성 물질이 , 홈 저면에 있어서, 제1도전형의 반도에 기판과 접촉하고 있는 반도체 장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 제1도전형 반도체 기판은, N형 혹은 P형 반도체기판이며, 상기 홈은 상기 제1 및 제2도전형층을 관통해서 상기 제1도전형 반도체 기판에 접하고, 또한 상기 홈의 지부는, 상기 반도체 기판 내부에 형성된 제2도전형 영역과 접하고 있다.
  3. 특허청구의 범위 제2항에 있어서, 상기 홈 내의 도전성 물질은 접지 단자와 접속되어 있다.
  4. 특허청구의 범위 제2항에 있어서, 상기 홈 내의 도전성 물질은, 불순물을 다량으로 함유하는 다결정 실리콘, 고융점 금속및 고융점 금속의 실리싸이드에서 선택된다.
  5. 특허청구의 범위 제2항에 있어서, 상기 홈의 측면위에 형성된 절연막은, 2산화실리콘 또는 질화 실리콘의 단층막 혹은 양자의 적층막이다.
  6. 특허청구의 범위 제1항에 있어서, 상기 제1 및 제2도전형층은 제1도전형 반도체 기판위에 형성된 제1도전형 에피택셜층의 표면영역 내에 형성되어 있다.
  7. 특허청구의 범위 제6항에 있어서, 상기 홈의 저부는 상기 에피택셜 층내에 형성된 제2도전형 영역에 접하고 있다.
  8. 특허청구의 범위 제7항에 있어서, 상기 홈 내의 도전성 물질은 접지 단자와 접속되어 있다.
  9. 특허청구의 범위 제7항에 있어서, 상기 홈내의 도전성 물질은, 불순물을 다량으로 포함하는 다 결정 실리콘, 고융점 금속 및 고융점 금속의 실리싸이드에서 선택된다.
  10. 특허청구의 범위 제7항에 있어서, 상기 홈의 측면위에 형성되는 절연막은, 2산화 실리콘 또는 질화산 실리콘의 단층막 혹은 양자의 적층막이다.
  11. 특허청구의 범위 제7항에 있어서, 상기 제2도전형 영역은, 상기 제1도전형 기판에 접하고 있다.
  12. 특허청구의 범위 제11항에 있어서, 상기 홈 내의 도전성 물질은 접지 단자와 접속되어 있다.
  13. 특허청구의 범위 제11항에 있어서, 상기 홈내의 도전성 물질은, 불순물을 다량으로 함유한 다결정실리콘, 고융점 금속 및 고융점 금속의 실리싸이드에서 선택된다.
  14. 특허청구의 범위 제11항에 있어서, 상기 홈의 측면 위에 형서되는 절연막은 2산화 실리콘 또는 질화실리콘의 단층막 혹은 양자의 적층막이다.
  15. 특허청구의 범위 제6항에 있어서, 상기 홈의 저부는 상기 제1도전형 반도체 기판에 접하고 있다.
  16. 특허청구의 범위 제15항에 있어서, 상기 홈 내의 도전성 물질은 접지 단자에 접속되여 있다.
  17. 틀허청구의 범위 제15항에 있어서, 상기 홈 내의 도전성 물질은, 불순물을 다량으로 함유하는 다결정 실리콘, 고융점 금속 및 고융점 금속의 실리싸이드에서 선택된다.
  18. 특허청구의 범위 제15항에 있어서, 상기 홈의 측면 위에 형성되는 절연막은, 2산화 실리콘 또는 질화실리콘의 단층막 혹은 양자의 적층막이다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840007616A 1983-12-21 1984-12-03 반도체 장치 KR850005170A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58239758A JPS60132343A (ja) 1983-12-21 1983-12-21 半導体装置
JP58-239758 1983-12-21

Publications (1)

Publication Number Publication Date
KR850005170A true KR850005170A (ko) 1985-08-21

Family

ID=17049480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007616A KR850005170A (ko) 1983-12-21 1984-12-03 반도체 장치

Country Status (2)

Country Link
JP (1) JPS60132343A (ko)
KR (1) KR850005170A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538856B2 (ja) * 1984-02-14 1996-10-02 株式会社東芝 半導体装置の製造方法
JPS6252957A (ja) * 1985-09-02 1987-03-07 Toshiba Corp Cmos半導体装置
JP3252569B2 (ja) * 1993-11-09 2002-02-04 株式会社デンソー 絶縁分離基板及びそれを用いた半導体装置及びその製造方法
JP4569105B2 (ja) * 2003-12-25 2010-10-27 富士電機システムズ株式会社 半導体装置
JP5120418B2 (ja) * 2010-06-07 2013-01-16 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPS60132343A (ja) 1985-07-15

Similar Documents

Publication Publication Date Title
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR840008537A (ko) 반도체장치
KR920005345A (ko) 터널 주입형 반도체장치 및 그 제조방법
KR840001392A (ko) 절연 게이트형 전계효과 트랜지스터(Insulated gate field effect transistor)
KR950021600A (ko) 반도체 집적회로장치 및 그 제조방법
KR840003923A (ko) 반도체 메모리
KR950021772A (ko) 적어도 하나의 모오스(mos) 트랜지스터를 구비한 집적회로의 제조방법
KR850005733A (ko) 반도체 기억장치
KR870005464A (ko) 반도체장치
KR840006872A (ko) 반도체 집적회로장치 및 그 제조방법
KR980005382A (ko) Soi소자 및 그 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR850004875A (ko) 반도체 메모리 장치
KR960002556A (ko) 반도체소자 및 그 제조방법
KR960002809A (ko) Soi기판에 형성한 cmos트랜지스터 및 그 soi기판의 제조방법
KR870003571A (ko) 반도체 기억장치 및 그 제조방법
KR920005280A (ko) Mos형 반도체장치
KR930024165A (ko) 반도체 장치 및 그 제조 방법
KR850005170A (ko) 반도체 장치
KR910020740A (ko) 반도체기억장치
KR970067908A (ko) 반도체 집적회로장치 및 그 제조방법 및 논리회로
KR840005278A (ko) 3차원 구조 반도체장치(三次元構造半導體裝置)
KR900015311A (ko) 반도체장치 및 그 제조방법
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR930009127A (ko) Mos형 트랜지스터 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid