KR950034695A - 역적층 초박형 패키지 및 그 제조방법 - Google Patents
역적층 초박형 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR950034695A KR950034695A KR1019940010597A KR19940010597A KR950034695A KR 950034695 A KR950034695 A KR 950034695A KR 1019940010597 A KR1019940010597 A KR 1019940010597A KR 19940010597 A KR19940010597 A KR 19940010597A KR 950034695 A KR950034695 A KR 950034695A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- leads
- slots
- joining
- package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
초박형 반도체 패키지에 있어서, 기존의 초박형 반도체 패키지의 적층기술에 따른 플라스틱 패키지의 적층시 패키지의 적층 두께가 기존의 단위 패키지의 실장시보다 훨씬 증가되므로 반도체 패키지의 박형화 및 경량화에 장애 요인을 해소하기 위하여, 필름 캐리어 이송용 스프로킷 구멍과, 상기 필름 캐리어의 중앙부에 형성되어 반도체 칩을 탑재하기 위한 디바이스 구멍과, 상기 디바이스 구멍 양측에 한쌍의 크고 작은 리드 실장부 슬롯 및 리드 접합 예정부 슬롯을 베이스 필름상에 각각 형성하는 단계와; 상기 베이스 필름상에서 적어도 한쪽 끝부분이 상기 디바이스 구멍에서 돌출되고 상기 한쌍의 크고 작은 슬롯들상에 배열되어 표면 노출된 다수개의 리드를 마련하는 단계와: 상기 다수개의 리드의 각각에 대하여 적어도 한쪽 끝부분이 반도체 칩의 전극패드상에 형성된 범프에 의해 접합되고 리드의 상부 및 하부를 외부 환경으로부터 보호하기 위하여 애폭시 몰드 컴파운드로 몰딩된 패키지 몸체를 형성하는 단계를 구비하는 역전층 초박형 패키지를 구현 하였다. 따라서 이러한 적어도 2장 이상의 필름 캐리어상에 형성된 초박형 패키지를 역적층할 수 있는 반도체 장치의 제조에 유용하게 적용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명에 따른 초박형 패키지의 일 실시예를 나타낸 도면으로써, (가)는 필름 캐리어의 평면도, (나)는 Ⅳ-Ⅳ선 단면도, 제4도는 이 발명에 따른 역적층 초박형 패키지의 실장방법의 일실시예를 나타낸 단면도, 제5도는 이 발명에 따른 역적층 초박형 패키지의 실장방법의 다른 실시예를 나타낸 단면도, 제9도는 제6도의 역적층 초박형 패키지를 몰딩한 상태를 나타낸 단면도이다.
Claims (5)
- 필름 캐리어 이송용 스프로킷 구멍과, 상기 필름 캐리어의 중앙부에 형성되어 반도체 칩을 탑재하기 위한 디바이스 구멍과, 상기 디바이스 구멍 양측에 한쌍의 크고 작은 리드 실장부 슬롯 및 리드 접합 예정부 슬롯이 각각 형성된 베이스 필름과; 상기 베이스 필름상에서 적어도 한쪽 끝부분이 상기 디바이스 구멍에서 돌출되고 상기 한쌍의 크고 작은 슬롯들상에 배열되어 표면 노출된 다수개의 리드와; 상기 다수개의 리드의 각각에 대하여 적어도 한쪽 끝부분이 반도체 칩의 전극패드상에 형성된 범프에 의해 접합되고 리드의 상부 및 하부를 외부 환경으로부터 보호하기 위하여 에폭시 몰드 컴파운드로 몰딩된 패키지 몸체를 구비하는 역적층 초박형 패키지.
- 베이스 필름으르 펀칭가공하여 디바이스 구멍과, 상기 디바이스 구멍 양측에 한쌍의 크고 작은 리드 실장부 슬롯 및 리드 접합 예정부 슬롯을 각각 형성하는 제1공정과; 상기 베이스 필름상에 금속물질을 도포하고 패턴닝하여, 적어도 한쪽 끝부분이 상기 디바이스 구멍에 돌출되고, 상기 리드접합 예정부 슬롯 및 리드 실장부 슬롯에서 표면 돌출되도록 다수개의 리드를 배열 형성하는 제2공정과; 상기 다수개의 리드의 적어도 한쪽 끝부분의 내부 리드와 반도체 칩의 전극패드상에 형성된 범프가 인너 리드 본딩공정에 의해 접합되는 제3공정과; 상기 결과적 구조의 다수개의 리드의 상면에 서포트 필름을 개재하여, 리드 접합 예정부 슬롯에서 표면 돌출된 다수개의 리드를 가지며 상기 다수개의 리드의 적어도 한쪽 끝부분에 범프에 의해 접합된 반도체 칩을 갖는 필름 캐리어를 상기 제1공정에 의해 형성된 리드 실장부 슬롯과 리드 접합 예정부 슬롯에 각각 끼워 맞추어 접합 시키는 제4공정과; 상기 결과적 구조의 상하면을 외부 환경으로부터 보호하기 위하여 에폭시 수지로 몰딩하여 패키지 몸체를 형성하는 제5공정으로 이루어지는 역적층 초박형 패키지의 제조방법.
- 제2항에 있어서, 상기 리드 접합 예정부 슬롯에는 리드들이 표면돌출되어 있으며, 상기 반도체 칩이 실장된 두장의 필름 캐리어를 역적층시 표면 돌출된 리드들이 서로 접합되어 형성되는 역적층 초박형 패키지의 제조방법.
- 베이스 필름을 펀칭 가공하여 디바이스 구멍과, 상기 디바이스 구멍 양측에 한쌍의 크고 작은 리드 실장부 슬롯 및 리드 접합 예정부 슬롯을 각각 형성하는 제1공정과; 상기 베이스 필름상에 금속물질을 도포하고 패턴닝하여, 적어도 한쪽 끝부분이 상기 디바이스 구멍에 돌출되고, 상기 리드 접합 예정부 슬롯 및 리드 실장부 슬롯에서 표면 돌출되도록 다수개의 리드를 배열 형성하는 제2공정과; 상기 다수개의 리드의 적어도 한쪽 끝부분의 내부 리드와 반도체 칩의 전극패드상에 형성된 범프가 인너 리드 본딩공정에 의해 접합되는 제3공정과; 상기 결과적 구조의 다수개의 리드의 상면에 서포트 필름을 개재하여, 리드 접합 예정부 슬롯에서 표면 노돌출된 다수개의 리드를 가지며 상기 다수개의 리드의 적어도한쪽 끝부분에 범프에 의해 접합된 반도체 칩을 갖는 다른 필름 캐리어를 상기 제1공정에 의해 형성된 리드 실장부슬롯과 리드 접합 예정부 슬롯에 각각 위치시켜서 접착시키는 제4공정과; 상기 결과적 구조의 상하면을외부 환경으로부터 보호하기 위하여 에폭시 수지로 몰딩하여 패키지 몸체를 형성하는 제5공정으로 이루어지는 역적층 초박형 패키지의 제조방법.
- 제4항에 있어서, 상기 리드 접합 예정부 슬롯에는 적어도 하나 이상의 금속돌기를 삽입하여 표면돌출되지 않은 리드들을 접합시키는 역전층 초박형 패키지의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010597A KR0134646B1 (ko) | 1994-05-16 | 1994-05-16 | 역적층 초박형 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010597A KR0134646B1 (ko) | 1994-05-16 | 1994-05-16 | 역적층 초박형 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034695A true KR950034695A (ko) | 1995-12-28 |
| KR0134646B1 KR0134646B1 (ko) | 1998-04-20 |
Family
ID=19383108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940010597A KR0134646B1 (ko) | 1994-05-16 | 1994-05-16 | 역적층 초박형 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0134646B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466221B1 (ko) * | 2002-08-16 | 2005-01-13 | 한미반도체 주식회사 | 트리밍장치의 프레스금형 |
-
1994
- 1994-05-16 KR KR1019940010597A patent/KR0134646B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0134646B1 (ko) | 1998-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100226737B1 (ko) | 반도체소자 적층형 반도체 패키지 | |
| JP4633971B2 (ja) | 半導体装置 | |
| KR970067783A (ko) | LOC(lead on chip)유형의 적층 칩 패키지 | |
| KR20030018204A (ko) | 스페이서를 갖는 멀티 칩 패키지 | |
| JPS60194548A (ja) | チツプキヤリヤ | |
| KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
| KR970063688A (ko) | 패턴닝된 리드프레임을 이용한 멀티 칩 패키지 | |
| JP2002231881A (ja) | 半導体チップパッケージ | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| KR960706192A (ko) | 접착제 박판을 이용하는 다중칩 전자 패키지 모듈(Multi-chip electronic package module utilizing an adhesive sheet) | |
| US20020180020A1 (en) | Three-dimension multi-chip stack package technology | |
| KR950034695A (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
| KR100387451B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR200182574Y1 (ko) | 적층형 패키지 | |
| KR100549312B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JP2001127244A (ja) | マルチチップ半導体装置およびその製造方法 | |
| KR970030747A (ko) | 반도체 패키지의 제조방법 및 그 구조 | |
| KR100369387B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR20010058579A (ko) | 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법 | |
| KR20020022267A (ko) | 반도체패키지 | |
| KR200286322Y1 (ko) | 반도체패키지 | |
| KR100309460B1 (ko) | 적층형칩사이즈패키지및그제조방법 | |
| KR100400827B1 (ko) | 반도체패키지 | |
| KR20020022268A (ko) | 반도체패키지 | |
| KR940010535B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |