KR950024602A - 텔레비젼 신호에 실려있는 디지탈 신호용 시그마-델타 아날로그/디지탈 변환을 갖는 수신기 - Google Patents
텔레비젼 신호에 실려있는 디지탈 신호용 시그마-델타 아날로그/디지탈 변환을 갖는 수신기 Download PDFInfo
- Publication number
- KR950024602A KR950024602A KR1019950000146A KR19950000146A KR950024602A KR 950024602 A KR950024602 A KR 950024602A KR 1019950000146 A KR1019950000146 A KR 1019950000146A KR 19950000146 A KR19950000146 A KR 19950000146A KR 950024602 A KR950024602 A KR 950024602A
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- response
- comb filter
- input
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
- H03M3/428—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one with lower resolution, e.g. single bit, feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Processing Of Color Television Signals (AREA)
- Television Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
복합 비디오 신호에 의해 진폭 변조되는 비디오 반송파와 직각상태로 놓이는 억압된 반송파의 이진 위상 이동 변조는 디지탈 신호 수신기내에서 검출되며, 검출된 이진 위상 이동 변조는 잔여 복합 비디오 신호로부터 이진 위상 이동 변조를 분리하기 위하여 디지탈 콤 필터링에 앞서 아날로그/디지탈 변환기에 의해 디지탈화된다. 아날로그/디지탈 변환기는 비교적 값싼 플래쉬 변환기로부터 증가된 수의 비트 해상도를 얻을 수 있는 시그마-델타 형태로 이루어진다. 따라서, 최대 잔여 복합 비디오 신호와 비교하여 비교적 낮은 진폭으로 된 이진 위상 이동 변조는 양자화 잡음에 의해서 압도되지 않는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제8도는 디지탈 신호가 실려있는 텔레비젼 신호를 수신하여 실려있는 디지탈 신호를 추출하는, 본 발명에 따른 디지탈 신호 수신기의 개략선도.
Claims (51)
- 진폭이 복합 비디오 신호에 따라 변조되는 비디오 반송파와의 조합 전송에서, 상기 비디오 반송파와 직각으로 위상이 조정된 억압 반송파의 이진 위상 이동 변조 측대역내의 디지탈 심볼를 직렬로 전송하는 시스템과 함께 사용되는 디지탈 신호 수신기로서, 상기 디지탈 신호 수신기가 상기 조합 전송에 응답하여 바람직한 검출기 응답 및 바람직하지 않은 검출기 응답으로 구성되는 아날로그 검출기 응답을 공급함으로써 상기 억압 반송파의 이진 위상 이동 변조를 검출하여 진폭 변조비디오 반송파로부터 검출된 복합 비디오 신호의 잔여 신호로 구성된 상기 바람직하지 않은 검출기 응답을 수반하는 상기 바람직한 검출기 응답을 발생시키는 검출장치와, 상기 검출기 응답을 디지탈화하여 디지탈화된 검출기 응답을 제공하는 시그마-델타 아날로그/디지탈 변환기와, 상기 디지탈화된 검출기 응답을 수신하여 주로 상기 바람직하지 않은 응답에 의존하기 보다는 상기 바람직한 검출기 응답에 의존하여 응답을 발생시키는 디지탈-콤 필터로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제1항에 있어서, 상기 디지탈 콤 필터는 고역 디지탈 프레임-콤 필터인 것을 특징으로 하는 디지탈 신호 수신기.
- 제2항에 있어서, 시그마-델타 아날로그/디지탈 변환기는 상기 아날로그 검출기 응답을 수신하는 피감수 입력부와, 아날로그 귀환 신호를 수신하는 감수 입력부와, 상기 검출기 응답 및 상기 아날로그 귀환 신호간의 차에 비례하는 아날로그 에러 신호를 공급하는 출력부를 갖춘 아날로그 감산기와, 적어도 한번 시간에 대해 상기 아날로그 에러 신호를 통합하는 수단과, 적어도 한번 시간에 대해 통합된 후의 상기 아날로그 에러 신호를 다중-비트 해상도를 갖는 디지탈 샘플로 변환하는 플래쉬 변환기와, 디지탈 귀환 신호로서 상기 디지탈 샘플 각각의 최상의 비트를 수신하고, 그것을 상기 아날로그 귀환 신호로 변환하는 디지탈/아날로그 변환기와, 단지 단일 비트인 상기 디지탈 귀환 신호를 보상할 수 있도록 상기 디지탈 샘플을 정정함으로써 정정된 디지탈 샘플을 발생시키는 수단과, 규정된 부샘플링 주기에 걸쳐 상기 정정된 디지탈 샘플의 가중 누산을 수행함으로써 디지탈화된 검출기 응답의 샘플을 발생시키는 수단으로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제1항에 있어서, 상기 디지탈 콤 필터는 고역 디지탈 라인-콤 필터인 것을 특징으로 하는 디지탈신호 수신기.
- 제4항에 있어서, 시그마-델타 아날로그/디지탈 변환기는 상기 아날로그 검출기 응답을 수신하는 피감수 입력부와, 아날로그 귀환 신호를 수신하는 감수 입력부와, 상기 검출기 응답 및 상기 아날로그 귀환 신호간의 차에 비례하는 아날로그 에러 신호를 공급하는 출력부를 갖춘 아날로그 감산기와, 적어도 한번 시간에 대해 상기 아날로그 에러 신호를 통합하는 수단과, 적어도 한번 시간에 대해 통합된 후의 상기 아날로그 에러 신호를 다중-비트 해상도를 갖는 디지탈 샘플로 변환하는 플래쉬 변환기와, 디지탈 귀환 신호로서 상기 디지탈 샘플 각각의 최상의 비트를 수신하고, 그것을 상기 아날로그 귀환 신호로 변환하는 디지탈/아날로그 변환기와, 단지 단일 비트인 상기 디지탈 귀환 신호를 보상할 수 있도록 상기 디지탈 샘플을 정정함으로써 정정된 디지탈 샘플을 발생시키는 수단과, 규정된 부샘플링 주기에 걸쳐 상기 정정된 디지탈 샘플의 가중 누산을 수행함으로써 디지탈화된 검출기 응답의 샘플을 발생시키는 수단으로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제1항에 있어서, 상기 디지탈 콤 필터는 고역 디지탈 라인-콤 필터에 앞서 그와 종속 접속상태로 배치되는 고역 디지탈 프레임-콤 필터인 것을 특징으로 하는 디지탈 신호 수신기.
- 제6항에 있어서, 시그마-델타 아날로그/디지탈 변환기는 상기 아날로그 검출기 응답을 수신하는 피감수 입력부와, 아날로그 귀환 신호를 수신하는 감수 입력부와, 상기 검출기 응답 및 상기 아날로그 귀환 신호간의 차에 비례하는 아날로그 애러 신호를 공급하는 출력부를 갖춘 아날로그 감산기와, 적어도 한번 시간에 대해 상기 아날로그 에러 신호를 통합하는 수단과, 적어도 한번 시간에 대해 통합된 후의 상기 아날로그 에러 신호를 다중-비트 해상도를 갖는 디지탈 샘플로 변환하는 플래쉬 변환기와, 디지탈 귀환 신호로서 상기 디지탈 샘플 각각의 최상의 비트를 수신하고, 그것을 상기 아날로그 귀환 신호로 변환하는 디지탈/아날로그 변환기와, 단지 단일 비트인 상기 디지탈 귀환 신호를 보상할 수 있도록 상기 디지탈 샘플을 정정함으로써 정정된 디지탈 샘플을 발생시키는 수단과, 규정된 부샘플링 주기에 걸쳐 상기 정정된 디지탈 샘플의 가중 누산을 수행함으로써 디지탈화된 검출기 응답의 샘플을 발생시키는 수단으로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제6항에 있어서, 상기 디지탈 신호 수신기는 상기 고역 디지탈 라인-콤 필터로부터 응답을 수신하고, 각각의 디지탈 심볼의 동일성을 결정하여 디지탈 신호 응답을 발생시키는 심볼 결정회로를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제1항에 있어서, 상기 디지탈 콤 필터는 고역 디지탈 프레임-콤 필터에 앞서 그와 종속 집속상태로 배치되는 고역 디지탈 라인-콤 필터인 것을 특징으로 하는 디지탈 신호 수신기.
- 제9항에 있어서, 시그마-델타 아날로그/디지탈 변환기는 상기 아날로그 검출기 응답을 수신하는 피감수 입력부와, 아날로그 귀환 신호를 수신하는 감수 입력부와, 상기 검출기 응답 및 상기 아날로그 귀환 신호간의 차에 비례하는 아날로그 에러 신호를 공급하는 출력부릍 갖춘 아날로그 감산기와, 적어도 한번 시간에 대해 상기 아날로그 에러 신호를 통합하는 수단과, 적어도 한번 시간에 대해 통합된 후의 상기 아날로그 에러 신호를 다중-비트 해상도를 갖는 디지탈 샘플로 변환하는 플래쉬 변환기와, 디지탈 귀환 신호로서 상기 디지탈 샘플 각각의 최상위 비트를 수신하고, 그것을 상기 아날로그 귀환 신호로 변환하는 디지탈/아날로그 변환기와, 단지 단일 비트인 상기 디지탈 귀환 신호를 보상할 수 있도록 상기 디지탈 샘플을 정정함으로써 정정된 디지탈 샘플을 발생시키는 수단과, 규정된 부샘플링 주기에 걸쳐 상기 정정된 디지탈 샘플의 가중 누산을 수행함으로써 디지탈화된 검출기 응답의 샘플을 발생시키는 수단으로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제9항에 있어서, 상기 디지탈 신호 수신기는 상기 고역 디지탈 프레임-콤 필터로부터 응답을 수신하고, 각각의 디지탈 심볼의 동일성을 결정하여 비트-직렬 디지탈 신호 응답을 방생시키는 심볼 결정회로를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- 진폭이 복합 비디오 신호에 따라 변조되는 비디오 반송파와의 조합 전송에서, 상기 비디오 반송파와 직각으로 위상이 조정된 억압 반송파의 이진 위상 이동 변조 측대역내의 디지탈 심볼를 직렬로 전송하는 시스템과 함께 사용되는 디지탈 신호 수신기로서, 상기 디지탈 신호 수신기가 상기 조합 전송에 응답하여 아날로그 검출기 응답을 공급하고, 상기 억압 반송파의 이진 위상 이동 변조를 검출하여 진폭 변조 비디오 반송파로부터 검출된 복합 비디오 신호의 잔여 신호로 구성된 바람직하지 않은 검출기 응답을 수반하는 바람직한 검출기 응답을 발생시키는 검출장치와, 상기 아날로그 검출기 응답을 디지탈화된 검출기 응답으로 변환하는 시그마-델타 아날로그/디지탈 변환기와, 상기 디지탈화된 검출기 응답을 수신하고, 종속 접속으로부터 각각의 디지탈 신호에 대한 다중 레벨의 응답을 갖는 조합된 콤 필터 응답을 공급할 수 있도록 상호 종속 집속된 고역 디지탈 라인-콤 필터 및 고역 디지탈 프레임-콤 필터와, 상기 조합된 콤 필터 응답에 응답하여, 각각의 디지탈 심볼의 동일성을 결정하여 비트-직렬 디지탈 신호 응답을 발생시키는 심볼 결정회로로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제12항에 있어서, 상기 고역 디지탈 프레임-콤 필터는 상기 고역 디지탈 라인-콤 필터에 앞서 그와 종속 접속상태로 배치되며, 상기 디지탈화된 검출기 응답을 수신하는 입력부와, 입력 신호로서 상기 고역 디지탈 라인-콤 필터에 고역 디지탈 프레임-콤 필터 응답을 공급하는 출력부와, 상기 복합 비디오 신호의 1프레임 주사의 지속기간과 동일한 시간 구간만큼 상기 고역 디지탈 프레임-콤 필터의 입력부에서 수신되는 상기 디지탈화된 검출기 응답을 지연시키는 1프레임 디지탈 지연 라인과, 상기 1프레임 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 고역 디지탈 프레임_콤 필터의 입력부와 사실상의 지연없이 접속되는 제2입력부와, 상기 제1및 제2 입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 프레임-콤 필터의 출력부에 공급하는 출력부를 갖춘 제1디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제13항에 있어서. 상기 l프레임 지연 라인은 읽기 그리고 덮어쓰기 모드로 동작하는 임의 접근 메모리인 것을 특징으로 하는 디지탈 신호수신기.
- 제13항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 고역 디지탈 프레임-콤 필터 응답을 수신하는 입력부와, 상기 조합된 콤 필터 응답을 공급하는 출력부와, 상기 복합 비디오 신호의 1수평 주사선의 지속기간과 동일한 시간 구간만큼 상기 고역 디지탈 라인-콤 필터의 입력부에서 수신되는 상기 고역 디지탈 프레임-콤 필터의 응답을 지연시키는 1-H 디지탈 지연 라인과, 상기 1-H 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 고역 디지탈 라인-콤 필터의 입력부와 사실상의 지연없이 집속되는 제2 입력부와, 상기 제1및 제2 입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 라인-콤 필터의 출력부에 공급하는 출력부를 갖춘 제2디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제15항에 있어서, 상기 심볼 결정회로는 상기 조합된 콤 필더 응답을 수신하는 입력부와, 정류된 응답을 공급하는 출력부를 갖춘 절대값 회로와, 상기 절대값 회로의 출력부로부터 상기 정류된 응답을 수신하는 입력부와, 상기 정류된 응답이 임계값을 초과할 때 제1상태에 각각 놓이고 상기 정류된 응답이 상기 임계값을 초과하지 않을 때 제2상태에 각각 놓이는 디지탈 신호 비트를 공급하는 출력부를 갖춘 임계 검출기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제13항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 고역 디지탈 프레임-콤 필터 응답을 수신하는 입력부와, 상기 조합된 콤 필터 응답을 공급하는 출력부와, 상기 복합 비디오 신호의 1수평 주사선의 지속기간과 동일한 시간 구간만큼 상기 고역 디지탈 라인-콤 필터의 입력부에서 수신되는 상기 고역 디지탈 프레임-콤 필터의 응답을 지연시키는 제1의 1-H 디지탈 지연 라인과, 상기 제1의 1-H 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1 입력부와, 상기 고역 디지탈 라인-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2 입력부와, 상기 제1및 제2 입력부에서 신호에 대한 미분 응답을 공급하는 출력부를 갖춘 제2 디지탈 감산기와, 지속기간 1-H와 동일한 시간 구간만큼 상기 제2 디지탈 감산기의 미분 응답을지연시키는 제2의 1-H 디지탈 지연 라인과, 상기 제2의 1-H 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1 입력부와, 상기 제2 디지탈 감산기의 출력부와 사실상의 지연없이 접속되는 제2 입력부와, 상기 제1및 제2 입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 라인-콤 필터의 출력부에 공급하는 출력부를 갖춘 제3 디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제17항에 있어서, 상기 심볼 결정회로는 상기 조합된 콤 필터 응답을 수신하는 입력부와, 정류된 응답을 공급하는 출력부를 갖춘 절대값 회로와, 상기 절대값 회로의 출력부로부터 상기 정류된 응답을 수신하는 입력부와, 상기 정류된 응답이 제1 임계값을 초과하지만 제1임계값보다 높은 제2 임계값을 초과하지 않을 때 제1상태에 각각 놓이고 상기 정류된 응답이 상기 제1 임계값을 초과하지 않거나 상기 제l및 제2 임계값을 초과할 때 제2 상태에 각각 놓이는 디지탈 신호 비트를 공급하는 출력부를 갖춘 이중 임계 검출기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제12항에 있어서, 상기 고역 디지탈 프레임-콤 필터는 상기 고역 디지탈 라인-콤 필터에 후속하여 그와 종속 접속상태로 배치되며, 상기 고역 디지탈 라인-콤 필터로부터 응답을 수신하는 입력부와, 상기 조합된 콤 필터 응답을 공급하는 출력부와, 상기 복합 비디오 신호의 1프레임 주사의 지속기간과 동일한 시간 구간만큼 상기 고역 디지탈 프레임-콤 필터의 입력부에서 수신되는 상기 고역 디지탈 라인-콤 필터로부터 출력되는 응답을 지연시키는 1프레임 디지탈 지연 라인과, 상기 1프레임 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1 입력부와, 상기 고역 디지탈 프레임-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2 입력부와, 상기 제1 및 제2 입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 프레임-콤 필터의 출력부에 공급하는 출력부를 갖춘 제1디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제19항에 있어서, 상기 1프레임 지연 라인은 읽기 그리고 덮어쓰기 모드로 동작하는 임의 접근 메모리인 것을 특징으로 하는 디지탈 신호 수신기.
- 제l9항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 디지탈화된 검출기 응답을 수신하는 입력부와, 상기 고역 디지탈 프레임-콤 필터의 입력부와 접속되는 출력부와, 상기 복합 비디오 신호의 1수평 주사선의 지속기간과 동일한 시간구간만큼 상기 고역 디지탈 라인-콤 필터의 입력부에서 수신되는, 바람직하지 않은 검출기 응답을 수반하는, 바람직한 검출기 응답을 지연시키는 1-H 디지탈 지연라인과, 상기 1-H 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1 입력부와, 상기 고역 디지탈 라인-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2 입력부와, 상기 제1및 제2 입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 라인-콤 필터의 출력부에 공급하는 출력부를 갖춘 제2 디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제21항에 있어서, 상기 심볼 결정회로는 상기 조합된 콤 필터 응답을 수신하는 입력부와, 정류된 응답을 공급하는 출력부를 갖춘 절대값 회로와, 상기 절대값 회로의 출력부로부터 상기 정류된 응답을 수신하는 입력부와, 상기 정류된 응답이 임계값을 초과할 때 제1상태에 각각 놓이고 상기 정류된 응답이 상기 임계값을 초과하지 않을 때 제2상태에 각각 놓이는 디지탈 신호 비트를 공급하는 출력부름 갖춘 임계 검출기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제19항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 부샘플러 응답을 수신하는 입력부와, 상기 고역 디지탈 프레임-콤 필터의 입력부와 접속되는 출력부와, 상기 복합 비디오 신호의 1수평 주사선의 지속기간 1-H와 동일한 시간 구간만큼 상기 고역 디지탈 라인-콤 필터의 입력부에서 수신되는, 바람직하지 않은 검출기 응답을 수반하는, 바람직한 검출기 응답을 지연시키는 제1의 1-H 디지탈 지연 라인과, 상기 제1의 1-H 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 고역 디지탈 라인-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2 입력부와, 상기 제1및 제2 입력부에서 신호에 대한 미분 응답을 공급하는 출력부를 갖춘 제2디지탈 감산기와, 지속기간 1-H와 동일한 시간 구간만큼 상기 제2디지탈 감산기의 미분 응답을 지연시키는 제2의 1-H 디지탈 지연 라인과, 상기 제2의 1-H 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1 입력부와, 상기 제2디지탈 감산기의 출력부와 사실상의 지연없이 접속되는 제2 입력부와, 상기 제1및 제2 입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 라인-콤 필터의 출력부에 공급하는 출력부를 갖춘 제3디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제23항에 있어서, 상기 심볼 결정화로는 상기 조합원 콤 필터 응답을 수신하는 입력부와, 정류된 응답을 공급하는 출력부를 갖춘 절대값 회로와, 상기 절대값 회로의 출력부로부터 상기 정류된 응답을 수신하는 입력부와, 상기 정류된 응답이 제1임계값을 초과하지만 제1임계값보다 높은 제2임계값을 초과하지 않을 때 제1상태에 각각 놓이고 상기 정류된 응답이 상기 제1임계값을 초과하지 않거나 상기 제1및 제2임계값을 초과할 때 제2상태에 각각 놓이는 디지탈 신호 비트를 공급하는 출력부를 갖춘 이중 임계 검출기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 진폭이 복합 비디오 신호에 따라 변조되는 비디오 반송파와 직각으로 위상이 조정된 억압 반송파의 이진 위상 이동 변조 측대역내의 디지탈 정보를 전송하는 시스템과 함께 사용되는 디지탈 신호 수신기로서, 진폭 변조 비디오 반송파 및 이진 위상 이동 변조 억압 반송파로 구성되는 무선 주파수 신호에 중간 주파수 신호 응답을 공급하는 동조기와, 필터링 및 증폭 요소를 포함하여, 상기 중간 주파수 신호 응답을 증폭하고, 증폭된 중간 주파수 증폭기 응답을 공급하는 중간 주파수 증폭기와, 중간 주파수 및 주파수와 위상 에러 신호에 의해 제어되는 평균 위상에서 동상 및 직각 위상 중간 주파수 비디오 반송파를 발생시키는 제1 제어 발진기 회로와, 상기 증폭된 중간 주파수 증폭기 응답을 수신하여, 공급된 상기 동상 중간 주파수 비디오 반송파에 따라 그로부터 복합 비디오 신호를 통기적으로 검출하는 동상 비디오 검출기와, 상기 증폭된 중간 주파수 증폭기 응답을 수신하여, 공급된 상기 직각 위상 중간 주파수 비디오 반송파에 따라 그로부터. 상기 주파수 및 위상 에러 신호를 포함하는 상기 복합 비디오 신호 부분만큼 상기 직각 위상 비디오 검출기로부터 출력된 직각 위상 비디오 검출기 응답내에 수반되는, 이진 위상 이동 변조 신호를 동기적으로 검출하는 직각 위상 비디오 검출기와, 상기 동상 비디오 검출기에 의해 검출된 복합 비디오 신호로부터 수평 동기 펄스를 분리시키는 수명 동기 분리기와, 상기 이진 위상 이동 변조 신호용 심볼을의 배수이고 상기 분리된 수평 동기 펄스에 의해 제어되는 주파수 및 위상에서 클럭와 반진을 발생시키는 제2제어 발진기 회로와, 상기 직각 위상 비디오 검출기 응답을 수신하는 입력부와, 상기 이진 위상 이동 변조 신호용 심볼율로 상기 클럭화 발진에 응답하여 샘플링된 상기 직각 위상 비디오 검출기 응답의 샘플에 디지탈화된 응답을 공급하는 출력부를 갖춘 시그마-델타 아날로그/디지탈 변환기와, 상기 이진 위상 이동 변조 신호용 심볼율로 공급된 상기 디지탈화된 직각 위상 비디오 검출기 응답을 수신하고, 상기 이진 위상 이동 변조 신호에 상기 복합 비디오 신호의 상기 수반된 부분에 대한 응답이 억압된 디지탈 콤 필터 응답을 공급하는 디지탈 콤 필터와, 상기 디지탈 콤 필터 응답을 수신하고, 상기 이진 위상 이동 변조신호에 의해 전송된 심볼를 결정하는 심볼 결정회로로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제25항에 있어서, 시그마-델타 아날로그/디지탈 변환기는 상기 아날로그 검출기 웅답을 수신하는 제1입력부와, 아날로그 귀환 신호를 수신하는 제2입력부와, 상기 검출기 응답 및 상기 아날로그 귀환 신호간의 차에 비례하는 아날로그 에러 신호를 공급하는 출력부를 갖춘 자동 입력 증폭기와, 상기 아날로그 에러 신호를 다중-비트 해상도를 갖는 디지탈 에러 신호의 샘플로 변환하는 플래쉬 변환기와, 디지탈 귀환 신호로서 상기 디지탈 에러 신호의 최상의 비트를 수신하고, 그것을 상기 아날로그 귀환 신호로 변환하는 디지탈/아날로그 변환기와, 규정된 부샘플링 주기에 걸쳐 상기 디지탈 에러 신호의 샘플의 가증 누산을 수행함으로써 디지탈화된 검출기 응답의 샘플을 발생시키는 수단으로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제25항에 있어서, 상기 디지탈 콤 필터는 고역 디지탈 프레임-콤 필터및 그에 후속하여 그와 종속 접속상태로 배치되는 고역 디지탈 라인-콤 필터로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제27항에 있어서, 상기 고역 디지탈 프레임-콤 필터는 상기 심볼율로 상기 직각 위상 비디오 검출기의 샘플에 대한 상기 디지탈화된 응답의 샘플을 수신하는 입력부와, 입력 신호로서 상기 고역 디지탈 라인-콤 필터에 고역 디지탈 프레임-콤 필터 응답을 공급하는 출력부와, 상기 복합 비디오 신호의 1프레임 주사의 지속기간과 동일한 시간구간만큼 상기 고역 디지탈 프레임-콤 필터의 입력부에서 수신되는 상기 부샘플러 응답을 지연시키는 1프레임 디지탈 지연 라인과, 상기 1프레임 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 고역 디지탈 프레임-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2입력부와, 상기 제1및 제2입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 프레임-콤 필터의 출력부에 공급하는 출력부를 갖춘 제1디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제28항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 고역 디지탈 프레임-콤 필터 응답을 수신하는 입력부와, 상기 조합된 콤 필터 응답을 공급하는 출력부와, 상기 복합 비디오 신호의 1수평 주사선의 지속기간과 동일한 시간구간만큼 상기 고역 디지탈 라인-콤 필터의 입력부에서 수신되는 상기 고역 디지탈 프레임-콤 필터의 응답을 지연시키는 1-H 디지탈 지연 라인과, 상기 1-H 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 고역 디지탈 라인-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2입력부와, 상기 제1및 제2입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 라인-콤 필터의 출력부에 공급하는 출력부를 갖춘 제2디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제29항에 있어서. 상기 심볼 결정회로는 상기 조합원 콤 필터 응답을 수신하는 입력부와, 정류된 응답을 공급하는 출력부를 갖춘 절대값 회로와, 상기 절대값 회로의 출력부로부터 상키 정류된 응답을 수신하는 입력부와, 상기 정류된 응답이 임계값을 초과할 때 제1상태에 각각 놓이고 상기 정류된 응답이 상기 임계값을 초과하지 않을 때 제2상태에 각각 놓이는 디지탈 신호 비트를 공급하는 출력부를 갖춘 임계 검출기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제 29항에 있어서, 상기 심볼 결정회로의 출력부로부터 공급되는 출력신호 비트는 심볼율로 공급되고, 상기 디지탈 신호 수신기는 상기 동상 비디오 검출기에 의해 검출된 복합 비디오 신호로부터 수직 동기 펄스를 분리시키는 수직 동기 분리기와, 행당 심볼 계수가 중간 행 영역에 있지 않을 때 발생되는 분리된 수직 동기 펄스를 계수함으로써 데이터 프레임 계수를 발생시키는 데이터 프레임 카운터와, 상기 데이터 프레임 계수 모듈로-2가 두개의 값중 규정된 어느 하나를 가질 때 및 그 때에만, 상기 심볼 결정회로의 출력부로부터 비트를 수신할 수 있도록 접속된 입력부와, 절반의 심볼율로 그리고 규정된 순서로 상기 심볼 결정회로 출력 신호 비트를 공급하는 출력부를 갖춘 레이트 버퍼를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제31항에 있어서, 상기 레이트 버퍼는 절반의 심볼율로 그리고 한 데이터 열씩 상기 심볼 결정회로 출력 신호 비트를 에러 정정 복호기에 공급하는 디인터리버로서 작용하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제31항에 있어서, 상기 디지탈 신호 수신기는 상기 심볼 클럭화 발진을 계수하여 행당 심볼 계수를 발생시키고, 상기 각각의 분리된 수평 동기 펄스에 응답하여 상기 심볼 계수를 상기 심볼 계수의 규정된 기본 계수값으로 리세트하는 행당 심볼 카운터와, 상기 행당 심볼 카운터가 리세트될 때마다 그것을 계수하여 데이터행 계수를 발생시키고, 상기 각각의 분리된 수직 동기 펄스에 응답하여 상기 데이터행 계수를 상기 데이터 행 계수의 규정된 기본 계수값으로 리세트하는 데이터 행 카운터와, 상기 레이트 버퍼내에 포함되며, 상기 데이터 프레임 계수 모듈로 -2가 두개의 값중 규정된 어느 하나를 가질 때 및 그 때에만 상기 심볼 결정회로의 출력부로부터 비트 단위로 개개의 시간에서 기록되고, 상기 개개의 시간 동안 기록 번지지정으로서 상기 데이터 행 계수 및 행당 심볼 계수를 함께 수신하는 적어도 하나의 임의 접근 메모리를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제28항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 고역 디지탈 프레임-콤 필터 응답을 수신하는 입력부와, 상기 조합된 콤 필터 응답을 공급하는 출력부와, 상기 복합 비디오 신호의 1수평 주사선의 지속기간과 동일한 시간구간만큼 상기 고역 디지탈 라인-콥 필터의 입력부에서 수신되는 상기 고역 디지탈 프레임-콤 필터 응답을 지연시키는 제1의 1-H 디지탈 지연라인과, 상기 제l의 1-H 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 고역 디지탈 라인-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2입력부와, 상기 제1및 제2입력부에서 신호에 대한 미분 응답을 공급하는 출력부를 갖춘 제2디지탈 감산기와, 지속기간 1-H와 동일한 시간 구간만큼 상기 제2디지탈 감산기의 미분 응답을 지연시키는 제2의 1-H 디지탈 지연 라인과, 상기 제2의 1-H디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 제2디지탈 감산기의 출력부와 사실상의 지연없이 접속되는 제2입력부와, 상기 제1및 제2입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 라인-콥 필터의 출력부에 공급하는 출력부를 갖춘 제3디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호수신기.
- 제34항에 있어서, 상기 심볼 결정회로는 상기 조합된 콤 필터 응답을 수신하는 입력부와, 정류된 응답을 공급하는 출력부를 갖춘 절대값 회로와, 상기 절대값 회로의 출력부로부터 상기 정류된 응답을 수신하는 입력부와, 상기 정류된 응답이 제1임계값을 초과하지만 제l임계값보다 높은 제2임계값을 초과하지 않을 때 제1상태에 각각 놓이고 상기 정류된 응답이 상기 제1임계값을 초과하지 않거나 상기 제1및 제2임계값을 초과할 때 제2상태에 각각 놓이는 디지탈 선호 비트를 공급하는 출력부를 갖춘 이중 임계 검출기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제34항에 있어서, 상기 심볼 결정회로의 출력부로부터 공급되는 출력신호 비트는 심볼율로 공급되고, 상기 디지탈 신호 수신기는 상기 동상 비디오 검출기에 의해 검출된 복합 비디오 신호로부터 수직 동기 펄스를 분리시키는 수직 동기 분리기와, 행당 심볼 계수가 중간 행 영역에 있지 않을 때 발생되는 분리된 수직 동기 펄스를 계수함으로써 데이터 프레임 계수를 발생시키는 데이터 프레임 카운터와, 상기 데이터 프레임 계수 모듈로-2가 두개의 값중 규정된 어느 하나를 가질 때 및 그 때에만, 상기 심볼 결정회로의 출력부로부터 비트를 수신할 수 있도록 접속된 입력부와, 절반의 심볼율로 그리고 규정된 순서로 상기 심볼 결정회로 출력 신호 비트를 공급하는 출력부를 갖춘 레이트 버퍼를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제36항에 있어서, 상기 레이트 버퍼는 절반의 심볼율로 그리고 한 데이터 열씩 상기 심볼 결정회로 출력 신호 비트를 에러 정정 복호기에 공급하는 디인터리버로서 작용하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제36항에 있어서, 상기 디지탈 신호 수신기는 상기 심볼 클럭화 발진을 계수하여 행당 심볼 계수를 발생시키고, 상기 각각의 분리된 수평 동기 펄스에 응답하여 상기 심볼 계수를 상기 심볼 계수의 규정된 기본 계수값으로 리세트하는 행당 심볼 카운터와, 상기 행당 심볼 카운터가 리세트될 때마다 그것을 계수하여 데이터 행 계수를 발생시키고, 상기 각각의 분리된 수직 동기 펄스에 응답하여 상기 데이터 행 계수를 상기 데이터 행계수의 규정된 기본 계수값으로 리세트하는 데이터 행 카운터와, 상기 레이트 버퍼내에 포함되며, 상기 데이터 프레임 계수 모듈로 -2가 두개의 값중 규정된 어느 하나를 가질 때 및 그 때에만 상기 심볼 결정회로의 출력부로부터 비트 단위로 개개의 시간에서 기록되고, 상기 개개의 시간 동안 기록 번지지정으로서 상기 데이터 행 계수 및 행당 심볼 계수를 함께 수신하는 적어도 하나의 임의 접근 메모리를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제25항에 있어서, 상기 디지탈 콤 필터는 고역 디지탈 라인-콤 필터 및 그에 후속하여 그와 종속 접속상태로 배치되는 고역 디지탈 프레임-콤 필터로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제39항에 있어서, 상기 고역 디지탈 프레임-콤 필터는 상기 고역 디지탈 라인-콤 필터로부터 응답을 수신하는 입력부와, 상기 조합원 콤 필터 응답을 공급하는 출력부와, 상기 복합 비디오 신호의 1프레임 주사의 지속기간과 동일한 시간구간만큼 상기 고역 디지탈 프레임-콤 필터의 입력부에서 수신되는 상기 고역 디지탈 라인-콤 필터로부터 출력된 응답을 지연시키는 1프레임 디지탈 지연 라인과, 상기 1프레임 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 고역 디지탈 프레임-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2입력부와, 상기 제1및 제2입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 프레임-콤 필터의 출력부에 공급하는 출력부를 갖춘 제1디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제40항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 심볼율로 상기 직각 위상 비디오 검출기의 샘플에 대한 상기 디지탈화된 응답의 샘플을 수신하는 입력부와, 상기 고역 디지탈 프레임-콤 필터의 입력부에 접속되는 출력부와, 상기 복합 비디오 신호의 1수평 주사선의 지속기간과 동일한 시간구간만큼 상기 고역 디지탈 라인-콤 필터의 입력부에서 수신되는, 바람직하지 않은 검출기 응답을 수반하는, 바람직한 검출기 응답을 지연시키는 1-H 디지탈 지연 라인과, 상기 l-H 디지탈 지연 라인으로 부터 지연된 응답을 수신하는 제1입력부와, 상기 고역 디지탈 라인-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2입력부와, 상기 제1및 제2입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 라인-콤 필터의 출력부에 공급하는 출력부를 갖춘 제2디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제41항에 있어서, 상기 심볼 결정회로는 상기 조합된 콤 필터 응답을 수신하는 입력부와, 정류된 응답을 공급하는 출력부를 갖춘 절대값 회로와, 상기 절대값 회로의 출력부로부터 상기 정류된 응답을 수신하는 입력부와, 상기 정류된 응답이 임계값을 초과할 때 제1상태에 각각 놓이고 상기 정류된 응답이 상기 임계값을 초과하지 않을 때 제2상태에 각각 놓이는 디지탈 신호 비트를 공급하는 출력부를 갖춘 임계 검출기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제41항에 있어서, 상기 심볼 결정회로의 출력부로부터 공급되는 출력 신호 비트는 심볼율로 공급되고, 상기 디지탈 신호 수신기는 상기 동상 비디오 검출기에 의해 검출된 복합 비디오 신호로부터 수직 동기 펄스를 분리시키는 수직 동기 분리기와, 행당 심볼 계수가 중간 행 영역에 있지 않을 떼 발생되는 분리된 수직 동기 펄스를 계수함으로써 데이터 프레임 계수를 발생시키는 데이터 프레임 카운터와, 상기 데이터 프레임 계수 모듈로-2가 두개의 값중 규정된 어느 하나를 가질 때 및 그 때에만, 상기 심볼 결정희로의 출력부로부터 비트를 수신할 수 있도록 접속된 입력부와, 절반의 심볼율로 그리고 규정된 순서로 상기 심볼 결정회로 출력 신호 비트를 공급하는 출력부를 갖춘 레이트 버퍼를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제43항에 있어서, 상기 레이트 버퍼는 절반의 심볼율로 그리고 한 데이터 열씩 상기 심볼 결정회로 출력 신호 비트를 에러 정정 복호기에 공급하는 디인터리버로서 작용하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제43항에 있어서, 상기 디지탈 신호 수신기는 상기 심볼 클럭화 발진을 계수하여 행당 심볼 계수를 발생시키고, 상기 각각의 분리된 수평 동기 펄스에 응답하여 상기 심볼 계수를 상기 심볼 계수의 규정된 기본 계수값으로 리세트하는 행당 심볼 카운터와, 상기 행당 심볼 카운터가 리세트될 때마다 그것을 계수하여 데이터 행 계수를 발생시키고, 상기 각각의 분리된 수직 동기 펄스에 응답하여 상기 데이터 행 계수를 상기 데이터 행 계수의 규정된 기본 계수값으로 리세트하는 데이터 행 카운터와, 상기 레이트 버퍼내에 포함되며, 상기 데이터 프레임 계수 모듈로 -2가 두개의 값중 규정된 어느 하나를 가질 때 및 그 때에만 상기 심볼결정회로의 출력부로부터 비트 단위로 개개의 시간에서 기록되고, 상기 개개의 시간 동안 기록 번지지정으로서 상기 데이터 행 계수 및 행당 심볼 계수를 함께 수신하는 적어도 하나의 임의 접근 메모리를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제40항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 심볼율로 상기 직각 위상 비디오 검출기의 샘플에 대한 상기 디지탈화된 응답의 샘플을 수신하는 입력부와, 상기 고역 디지탈 프레임-콤 필터의 입력부에 접속되는 출력부와, 상기 복합 비디오 신호의 1수평 주사선의 지속기간 1-H와 동일한 시간 구간만큼 상기 고역 디지탈 라인-콤 필터의 입력부에서 수신되는, 바람직하지 않은 검출기 응답을 수반하는, 바람직한 검출기 응답을 지연시키는 제1의 1-H 디지탈 지연 라인과, 상기 제1의 1-H디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 고역 디지탈 라인-콤 필터의 입력부와 사실상의 지연없이 접속되는 제2입력부와, 상기 제1및 제2입력부에서 신호에 대한 미분 응답을 공급하는 출력부를 갖춘 제2디지탈 감산기와, 지속기간 1-H와 동일한 시간 구간만큼 상기 제2디지탈 감산기의 미분 응답을 지연시키는 제2의 1-H 디지탈 지연 라인과, 상기 제2의 1-H 디지탈 지연 라인으로부터 지연된 응답을 수신하는 제1입력부와, 상기 제2디지탈 감산기의 출력부와 사실상의 지연없이 접속되는 제2입력부와, 상기 제1및 제2입력부에서 신호에 대한 미분 응답을 상기 고역 디지탈 라인-콤 필터의 출력부에 공급하는 출력부를 갖춘 제3디지탈 감산기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제46항에 있어서, 상기 심볼 결정회로는 상기 조합원 콤 필터 응답을 수신하는 입력부와, 정류된 응답을 공급하는 출력부를 갖춘 절대값 회로와, 상기 절대값 회로의 출력부로부터 상기 정류된 응답을 수신하는 입력부와, 상기 정류된 응답이 제1임계값을 초과하지만 제1임계값보다 높은 제2임계값을 초과하지 않을 매 제1상태에 각각 놓이고 상기 정류된 응답이 상기 제1임계값을 초과하지 않거나 상기 제1및 제2임계값을 초과할 때 제2상태에 각각 놓이는 디지탈 신호 비트를 공급하는 출력부를 갖춘 이중 임계 검출기로 구성되는 것을 특징으로 하는 디지탈 신호 수신기.
- 제46항에 있어서, 상기 심볼 결정회로의 출력부로부터 공급되는 출력 신호 비트는 심볼율로 공급되고, 상기 디지탈 신호 수신기는 상기 동상 비디오 검출기에 의해 검출된 복합 비디오 신호로부터 수직 동기 펄스를 분리시키는 수직 동기 분 리기와, 행당 심볼 계수가 중간 행 영역에 있지 않을 때 발생되는 분리된 수직 동기 펄스를 계수함으로써 데이터 프레임 계수를 발생시키는 데이터 프레임 카운터와, 상기 데이터 프레임 계수 모듈로-2가 두개의 값중 규정된 어느 하나를 가질 때 및 그 때에만, 상기 심볼 결정회로의 출력부로부터 비트를 수신할 수 있도록 접속된 입력부, 절반의 심볼율로 그리고 규정된 순서로 상기 심볼 결정회로 출력 신호 비트를 공급하는 출력부를 갖춘 레이트 버퍼를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제48항에 있어서, 상기 레이트 버퍼는 절반의 심볼율로 그리고 한 데이터 열씩 상기 심볼 결정회로 출력 신호 비트를 에러 정정 복호기에 공급하는 디인터리버로서 작용하는 것을 특징으로 하는 디지탈 신호 수신기.
- 제48항에 있어서, 상기 디지탈 신호 수신기는 상기 심볼 클럭화 발진을 계수하여 행당 심볼 계수를 발생시키고, 상기 각각의 분리된 수명 동기 펄스에 응답하여 상기 심볼 계수를 상기 심볼 계수의 규정된 기본 계수값으로 리세트하는 행당 심볼 카운터와, 상기 행당 심볼 카운터가 리세트될 때마다 그것을 계수하어 데이터 행 계수를 발생시키고, 상기 각각의 분리된 수직 동기 펄스에 응답하여 상기 데이터 행 계수를 상기 데이터 행 계수의 규정된 기본 계수값으로 리세트하는 데이터 행 카운터와, 상기 레이트 버퍼내에 포함되며, 상기 데이터 프레임 계수 모듈로-2가 두개의 값중 규정된 어느 하나를 가질 때 및 그 때에만 상기 심볼 결정회로의 출력부로부터 비트 단위로 개개의 시간에서 기록되고, 상기 개개의 시간 동안 기록 번지지정으로서 상기 데이터 행 계수 및 행당 심볼 계수를 함께 수신하는 적어도 하나의 임의 접근 메모리를 포함하는 것을 특징으로 하는 디지탈 신호 수신기.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17958694A | 1994-01-05 | 1994-01-05 | |
| US08/179586 | 1994-01-05 | ||
| US8/179586 | 1994-01-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950024602A true KR950024602A (ko) | 1995-08-21 |
| KR0157534B1 KR0157534B1 (ko) | 1998-11-16 |
Family
ID=22657187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950000146A KR0157534B1 (ko) | 1994-01-05 | 1995-01-05 | 텔레비젼 신호에 실려있는 디지탈 신호용 시그마-델타 아날로그/디지탈 변환을 갖는 수신기 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2837105B2 (ko) |
| KR (1) | KR0157534B1 (ko) |
| CN (1) | CN1087550C (ko) |
| DE (1) | DE19500160C2 (ko) |
| GB (1) | GB2285561B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348286B1 (ko) * | 2000-08-18 | 2002-08-09 | 엘지전자 주식회사 | 반송파 복구 장치 및 방법 |
| KR100450255B1 (ko) * | 1996-03-22 | 2004-12-08 | 소니 가부시끼 가이샤 | 마스터링장치 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100648474B1 (ko) * | 1995-09-11 | 2007-04-19 | 소니 가부시끼 가이샤 | 디지털신호 처리장치 |
| HUP0000832A3 (en) * | 1997-01-27 | 2002-09-30 | Koninkl Philips Electronics Nv | Embedding supplemental data in an encoded signal |
| AU1256199A (en) * | 1997-12-22 | 1999-07-12 | Koninklijke Philips Electronics N.V. | Embedding supplemental data in an encoded signal |
| DE60229190D1 (de) * | 2001-08-10 | 2008-11-20 | Sekisui Chemical Co Ltd | Optische Kunststofffolie, Verfahren zu deren Herstellung und Polarisator |
| JP4500590B2 (ja) * | 2004-06-10 | 2010-07-14 | キヤノン株式会社 | 信号処理装置 |
| KR20100133748A (ko) | 2009-06-12 | 2010-12-22 | 삼성전자주식회사 | 디스크리트 타임 필터 및 이를 포함하는 수신기 |
| US8675137B2 (en) * | 2010-04-13 | 2014-03-18 | Newport Media, Inc. | Apparatus and method for adaptive filtering |
| CN111816231B (zh) * | 2020-07-30 | 2023-08-11 | 中科南京智能技术研究院 | 一种双-6t sram结构的存内计算装置 |
| CN115276674B (zh) * | 2021-04-30 | 2023-07-18 | 中国电子科技集团公司第三十六研究所 | 基于fpga多通道的频域数字下变频实时处理方法及系统 |
| CN115498998B (zh) * | 2022-11-14 | 2023-02-21 | 南京邮电大学 | 一种基于相位误差自动校正的高频晶体振荡器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2188517B (en) * | 1986-03-27 | 1989-11-22 | Multitone Electronics Plc | Spread-spectrum receivers |
| GB2215945A (en) * | 1988-03-26 | 1989-09-27 | Stc Plc | Digital direct conversion radio |
| GB2232022A (en) * | 1989-05-26 | 1990-11-28 | Marconi Gec Ltd | Analogue-to-digital converter |
| CN1066136A (zh) * | 1991-04-24 | 1992-11-11 | 嘉霖行股份有限公司 | 具有游戏程序的电视游戏机 |
| JPH05207401A (ja) * | 1992-01-24 | 1993-08-13 | Hitachi Ltd | 伝送信号再生装置 |
| US5534933A (en) * | 1993-10-26 | 1996-07-09 | Samsung Electronics Co., Ltd. | Apparatus for processing NTSC TV signals having digital signals on quadrature-phase video carrier |
-
1994
- 1994-12-28 JP JP6329168A patent/JP2837105B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-04 DE DE19500160A patent/DE19500160C2/de not_active Expired - Fee Related
- 1995-01-05 GB GB9500125A patent/GB2285561B/en not_active Expired - Fee Related
- 1995-01-05 KR KR1019950000146A patent/KR0157534B1/ko not_active IP Right Cessation
- 1995-01-05 CN CN95101775A patent/CN1087550C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450255B1 (ko) * | 1996-03-22 | 2004-12-08 | 소니 가부시끼 가이샤 | 마스터링장치 |
| KR100348286B1 (ko) * | 2000-08-18 | 2002-08-09 | 엘지전자 주식회사 | 반송파 복구 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1117686A (zh) | 1996-02-28 |
| DE19500160C2 (de) | 2001-03-15 |
| GB2285561A (en) | 1995-07-12 |
| KR0157534B1 (ko) | 1998-11-16 |
| GB9500125D0 (en) | 1995-03-01 |
| DE19500160A1 (de) | 1995-07-20 |
| JP2837105B2 (ja) | 1998-12-14 |
| CN1087550C (zh) | 2002-07-10 |
| GB2285561B (en) | 1998-04-29 |
| JPH07274143A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950024570A (ko) | 직각위상 영상 반송파상에 엔티에스씨 티브이 신호와 함께 전송되는 비피에스케이 신호 처리 장치 | |
| US5646698A (en) | Pre-frame-comb as well as "pre-line-comb" partial-response filtering of BPSK buried in a TV signal | |
| JP3432700B2 (ja) | 自動利得調節回路及びその方法 | |
| KR950024602A (ko) | 텔레비젼 신호에 실려있는 디지탈 신호용 시그마-델타 아날로그/디지탈 변환을 갖는 수신기 | |
| US5565930A (en) | Receiver with oversampling analog-to-digital conversion for digital signals accompanied by analog TV signals | |
| JP3227334B2 (ja) | Ｎｔｓｃ ｔｖ信号に乗せたディジタルデータを復旧するためのディジタル信号受信機における記号クロック再生回路 | |
| KR960028391A (ko) | 엔티에스시 텔레비젼신호의 추적 및 재추적 구간내에 실린 디지탈 신호를 수신하기 위한 수신기 | |
| US6094461A (en) | Data transmission | |
| US5389977A (en) | Ghost canceler having a function of adaptively adjusting a signal level | |
| US5594506A (en) | Line sync detector for digital television receiver | |
| KR100260421B1 (ko) | 최종 중간 주파수 신호 포락선의 필드 동기화 코드에 응답하는정합필터를 구비한 디지털 수신기 | |
| KR950013278A (ko) | 텔레비젼 신호 내의 디지탈 신호를 위해 오버샘플링 아날로그-디지탈 변환을 하는 수신기 | |
| JP3331711B2 (ja) | クロック信号生成装置 | |
| JP3841832B2 (ja) | データ送信 | |
| US5475714A (en) | DC removal circuit for digital signal | |
| US20060129318A1 (en) | Symbol position detection device and symbol position detection method | |
| JPH11191759A (ja) | 標本化クロック再生回路 | |
| JPS5936465A (ja) | デイジタルデ−タ送受信方式 | |
| KR0179296B1 (ko) | 에이에스케이 수신장치 | |
| AU594255B2 (en) | Transmission of audio in a video signal | |
| JPH07231314A (ja) | 多段接続伝送方式 | |
| KR200161218Y1 (ko) | 하이파이/노말 전환반복시 노이즈 제거장치 | |
| JPH07298290A (ja) | 動き検出回路 | |
| JPH07108021B2 (ja) | クランプ制御回路 | |
| JPH10136038A (ja) | 直流バイアス除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080627 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |