JP3841832B2 - データ送信 - Google Patents
データ送信 Download PDFInfo
- Publication number
- JP3841832B2 JP3841832B2 JP50252098A JP50252098A JP3841832B2 JP 3841832 B2 JP3841832 B2 JP 3841832B2 JP 50252098 A JP50252098 A JP 50252098A JP 50252098 A JP50252098 A JP 50252098A JP 3841832 B2 JP3841832 B2 JP 3841832B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- training sequence
- threshold
- signal amplitude
- discrete signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
Description
デジタルデータは、時間と振幅の両者において量子化されている信号を表している。したがってデジタルデータはアナログ信号の実際の値を近似している。アナログ信号がデジタル化される場合、アナログ信号の範囲は多数のレベルに例えば16のレベルに分割され、アナログ信号は設定された間隔でサンプリングされ、その瞬間における適切なレベルが決定される。16レベルのみが使用されることから、実際のレベルに最も近いレベルが選択される。このデジタルデータから再構成された信号は似ているが、元のアナログ信号と正確に同一ではない。
バイナリデジタルデータでは、信号は0または1により表され、例えば0は0Vパルスであり、1は5Vパルスである。入力信号のサンプルが最大範囲の半分よりも大きな振幅を持っている場合には、信号サンプルは1により表される。0は、半分よりも小さい振幅を持つサンプルから結果的に生じる。このようにして一連の0と1が生成される。
元の信号を再生するために、受信機は2つのレベル間のしきい値を知る必要がある。これは通常送信機が受信機に対して信号の最大範囲、レベルの数、例えばレベルのスペース間隔が線形に空けられている場合にはレベルのスペースなどを信号送信することによりなされる。その後受信機はしきい値を決定し、入来信号をデコードする。実際には、複数レベルのシステムでは、ネットワークのレスポンスにより信号に歪み、すなわちオーバーシュートやリンギングがある。任意の受信サンプルの瞬間レベルは送信されたサンプルに依存するだけでなく、最近の前に送信されたサンプルやあるいはその後に送信されたサンプルにも依存する。
本発明にしたがうとデータ送信システムが提供され、このデータ送信システムは、
入力信号をエンコードして、その各要素が少なくとも2つの離散信号振幅レベルの1つを持つコード化データを形成し、コード化データ中にデータの周期的なトレーニングシーケンスを含める手段を有する送信機と、
コード化データを受信し、受信したトレーニングシーケンスに基づいてしきい値を適応させて、離散レベルが相互に識別可能なようにする受信機とを具備する。
このようなシステムにより、送信機と受信機との間の通信リンクのダイナミックな条件に基づいて、受信機がしきい値を連続的に適応させることができる。
トレーニングシーケンスが少なくとも2つの要素を含み、受信機が、トレーニングシーケンスの要素の他のものにおける、トレーニングシーケンスの要素の少なくとも1つの影響を監視し、それにしたがってしきい値を適応させる手段を含むことが好ましい。
したがって、送信リンクの要素のグループにおける影響が考慮される。
本発明は送信機と受信機にも関係する。
添付した図面を参照し、例示することによりこれから本発明を説明する。
図1は、本発明にしたがったデータ送信システムを示している。
図は、図1のデータ送信システムにより送信されるコード化ビデオデータのラインフォーマットの例を示している。
図3は、本発明にしたがった送信機を示している。
図4は、本発明にしたがった受信機を示している。
図5は、トレーニングシーケンスの11ラインが受信された後のバッファの内容の例を示している。
図6は、図5に示されているようなバッファの内容から生成された1組のしきい値の例を示している。
図7は、図6のしきい値から生成されたルックアップテーブルの例を示している。
図1に示されているように、デジタルデータ送信システムは、送信機20、受信機30、通信リンク40を備えている。データは送信機20から通信リンク40を通して受信機30に送信され、通信リンク40は任意の適切な形態をとることができる。例えば、通信リンク40は公衆電話交換網(PSTN)の一部や、統合サービスデジタル網(ISDN)や、無線リンクや、同軸ケーブルや、光ファイバなどにより提供されるような専用ラインであってもよい。
例示目的のために、説明しているデータ送信システムはビデオ画像を表すデータの送信に関係している。しかしながらこの発明は、特に例えばケーブルモデムやより高いビットレートのテレテキストサービスのようなアナログ送信リンクを通して通信するための複数レベルのデジタルデータを送信する任意のシステムに対して適用可能である。
説明するデータ送信システムは、アナログハイブリッドファイバ同軸ケーブル網を通して顧客にデジタルテレビジョン信号を配信するのに適している。既存のアナログ網インフラストラクチャを使用するために、デジタル信号は、通常のTVチャネルと同じ方法で既存の網を通して送信できるものでなければならない。
したがって、デジタル信号は通常のTVチャネル(6−7MHz)と同様な帯域幅を使用しなければならない。また、デジタル信号は振幅に関してTV信号のように‘見え’なければならず、15.625KHzの規則的な‘ライン’同期パルスを持たなければならない。その理由は網における何らかのDC再生はこれに基づくからである。信号対雑音比は約50dBであり、差動利得誤差のような非線形性や克服するための同期パルスクリッピングがある。
アナログに対して合理的な容量の改善を行うために、許容可能な品質を持つ4つの多重化MPEGビデオストリームを伝えるのに十分なデジタル容量が望まれていた。
本発明は複数レベルのコード化を使用し、それによりシリアルデジタルデータがnビットのシンボルに分割される。その後各シンボルはアクティブビデオ領域内の2n個の離散レベルの1つとしてコード化される。
シンボルレートを6.75MHzに選択することにより、対する最小パルス幅は1/6.75×106すなわち148nsである。これは過度に劣化せずにシステムの帯域幅を通り抜けなければならない。システムの信号対雑音比を仮定すると、8つの離散レベルを再生できることを予測するのが合理的であり、これはシンボル毎に3ビット(すなわちn=3)である。
システムにおけるすべてのクランプおよびDC再生はライン同期レベルおよび黒レベルのみを使用することから、何らかのフレームタイミングを保持することは実際必要ないことが実験で示された。これは、フレームタイミングを省略して、アクティブ‘ライン’の連続ストリームを使用することができることを意味している。これはデータスループットを増加させ、送信機と受信機の設計を簡単にする。
27MHzのマスタクロックレートを選択することにより、容易に入手可能なTVサンプリングクロック再生チップを使用して、適度に低いジッタラインロッククロックを受信機において提供することができる。このレートにおいてこの信号をオーバーサンプリングして、最高のサンプリング位置を決定することができる。適度なスピード論理回路とともに、容易に入手可能なビデオアナログデジタルコンバータ(ADC)を使用することができる。
送信されるべき波形図が図2に示されている。これは、15.625KHzで反復している標準の幅および振り幅を有する同期(sync.)パルス2から構成されている。これにはそれぞれフロントポーチ4とバックポーチ6が先行および後続しており、容易に入手可能なTV同期パルス分離器とアナログデジタルコンバータを使用できるようにしている。
バックポーチ6の後のものはスタートパルス(S)であり、最高のサンプリング位置を決めるために受信機により使用される。そして8つのシンボルが続き、その内の5つがトレーニングシーケンス(T)を形成し、この5つのシンボルは多数のラインに渡る設定シーケンスを通して段階状に変化する。これらのシンボルの最初のもの(M)はマーカであり、トレーニングシーケンスの開始を決定できるようにする。トレーニングシーケンスの正確な性質や機能は後に説明する。
そして多数の有効データシンボルDが続く。それぞれ公称148ns幅であり、公称0.1V離れている8つの離散レベルの1つで表されている。有効データをブロックに分割して、ブロックベースのフォワードエラー訂正(FEC)を付加することができる。ブロックベースのFECを使用するシステムにおける1つのオーバーヘッドは、フレーミングビットを付加してブロック境界を規定する必要性であり、フレーミングをサーチしてこれにロックするための受信機におけるハードウェアである。さらにブロックに再分割することができる‘ライン’にデータが既に分割されていることから、この方式ではこれは必要なことではない。
エラー訂正ブロックサイズやライン毎のシンボルの総数の選択は、要求されるビットレートやFECの訂正能力に依存する。
提案したシステムはBCH(ボーズ−チャウドゥーリー・ホックエンゲム)フォワードエラー訂正を使用し、ラインを63ビットの17ブロックに分割する。各63ビットブロックには21個の3ビットシンボルが含まれており、これらは19個のデータシンボル(57ビット)と2個のチェックビットシンボル(6ビット)から構成されており、57×17×15625=15.140625Mビット/秒のペイロードビットレートを提供する。
‘丸め’ビットレートを持つために、最後のブロックは3つのシンボルを持ち、これらはデータで満たされず、((57×17)−9)×15625=15.00MHzを提供する。これは、4つのMPEGエンコードTVチャネルを多重化することができる適度なレートであり、チャネル当りに要求される品質を提供するものと考えられる。
FECは、各ブロック中のエラーのある1ビットを訂正することができる。複数ビットエラーの確度を減少させるためにシンボルはグレーコード化されているので、隣接レベルは1ビットだけ異なるビットパターンを表している。
送信機20の例は図3に示されている。送信機20はMPEGマルチプレクサクロックに対するスレーブか、マスタクロックプロバイダのいずれであってもよい。位相ロックループ(PLL)およびクロック発生器201は、15MHzデータビットクロックにロックされた6.75MHzシンボルクロックを発生させる。
入来バイナリデジタルデータは、シリアルイン−パラレルアウト(SIPO)シフトレジスタ202により3ビットシンボルに分割され、ファーストイン−ファーストアウト(FIFO)バッファ204に記憶される。FIFO204は、連続した入力データレートと‘バースト’ラインおよびブロック構造との間のシンボルをバッファする。シンボルFIFO204から読み出され、BCHFECチェックビットがFECエンコーダ206により付加される。各ラインの開始において、同期パルス、黒レベル(すなわちフロントポーチおよびバックポーチ)、スタートパルス(S)およびトレーニングシーケンスが制御ブロック208の制御のもとユニット207により付加される。その後データはグレーコード化され、デジタルアナログコンバータDAC212に提供される前に8ビット表現210に変換される。この段階である量の前補償を付加して、網中のオーバーシュートの減少を促進することができる。これは信号内のエッジの立ち上り時間を有効に減少させる。その後、網を通して通常のTVチャネルと同じ方法でDAC212のアナログ出力を送信することができる。網に適するように信号を帯域制限する必要があるならば、アナログ後置フィルタを追加することができる。
受信機30のブロック図が図4に示されている。同期パルス分離器301が入来信号から同期パルスと黒レベルパルスを抽出する。PLLおよび電圧制御水晶発振器(VCXO)302は、ラインロック27MHzクロックを発生させる。
8ビットADC303は入来信号を8ビット信号にデジタル化する。ADC303はオンチップクランプおよび自動利得制御(AGC)を持っており、これは同期パルスと黒レベルパルスを使用する。AGCの効果は、同期パルス2のベースにおけるデジタル出力を0に設定し、黒レベル(すなわちフロントポーチ4とバックポーチ6のレベル)を63に設定することである。例えば0.7Vの公称最大レベルビデオ入力には213のレベルが与えられる。同期パルスの高さを使用してAGC利得が計算されるので、送信網による同期パルスのクリッピングはこの公称最大高を変える。ADCは27MHzでクロックされる。
ADC303に続く論理回路304は状態マシーンを含んでおり、これは各ライン同期パルス2の後のスタートパルス(S)をサーチする。スタートパルスSは網を通った後に丸められ、最高のサンプリング位置はそのピークに最も近いサンプルとしてとられる。より良いサンプル位置を提供するのであれば、クロックを反転したものを使用することができる。
次にトレーニングシーケンスを説明する。トレーニングシーケンスは1024ラインの長さであり、スタートパルスSと有効データシンボルDとの間の各ラインの開始において5つのシンボルを使用する。シーケンス中の最初のシンボル(M)は、トレーニングシーケンスの開始を示している。これはシーケンスの最初のラインにおいてハイ(レベル7)であり、他のすべてのラインにおいてロー(レベル0)である。次の3つのシンボル、T1、T2、T3シンボルは、3つのシンボルに対する8つのレベルの可能性あるすべての組み合わせ(83の組み合わせ)をシーケンスを通してライン毎にカウントし、最後のシンボルT4がロー(レベル0)またはハイ(レベル7)であると、2×83すなわち1024の組み合わせとなり、1024ラインを使用する(約65m秒)。
受信機において、各ラインのトレーニングシーケンスにおける第4のシンボルT3のレベルがサンプルされ、FIFO306において記憶される。したがって1024ライン後に、FIFO306は2つの先行するシンボルT1、T2とローまたはハイである後続するシンボルT4のすべての組み合わせに対する、第4のシンボルのすべてのレベルの例を含む。第5図は、11ラインのデータ後におけるFIFO306の内容の例を示している。マイクロプロセッサ308は、先行するレベルと後続するレベルの組み合わせのそれぞれに対して7つからなる1組の判定しきい値を計算し、SRAM312に記憶されるルックアップテーブル(LUT)を発生させる。例えば、FIFO306中のサンプル1−8は、先行するシンボルT1、T2と後続するシンボルT4の両者がレベル0にある場合の、トレーニングデータの第4のシンボルのレベルを表している。したがってマイクロプロセッサ308は、先行する2つのシンボルが0で後続するシンボルが0の時に適用される7つの判定しきい値を計算する。これは一般的に、2つの受信されたトレーニングレベルの間の中間点にT3に対する各しきい値を設定することにより達成される。すなわち、しきい値=L1+[(L2−L1)/2]であり、ここでL1とL2は連続したT3シンボルに対する受信レベルである。図6は、マイクロプロセッサのRAM310に記憶されるようなこの例のケースに対するしきい値の例を示している。そしてマイクロプロセッサはこの1組のしきい値を使用して図7に示されているようなLUTを計算し、それをSRAM312に記憶させる。
その後、LUTを使用してリアルタイムで有効データDのしきい値処理を実行する。8ビットの入力データは入力aを通してLUT312に加えられる。入力データの前の2つのサンプルはそれぞれ入力bとcに入力される。入力データの後続サンプルのレベルは入力dを通して入力される。この入力dは、比較器312の入力aに供給されたものの前のサンプルから得られた単純なハイ/ロー表示である。有効データに対して、後続サンプルは最大値と最小値(この実施形態ではそれぞれ213と0)との間の任意の値を持つ。概念的なしきい値は最大値と最小値との中間点に設定される。後続サンプルの値がこのしきい値より上である場合には、後続サンプルの値はハイと見なされる。後続サンプルの値がこのしきい値より下である場合には、後続サンプルの値はローと見なされる。入力bとcは、既に量子化されており、それぞれ3ビットにすぎないことから、LUT312からのラッチ出力として取ることができ、必要とされるLUTのサイズを減少させることができる。
実際には、LUTはSRAMの2つのバンクから構成されている。いったんマイクロプロセッサがLUTを計算して、これをSRAMに書き込むと、そのLUTをリアルタイムデータパスに‘ページ’する。その後マイクロプロセッサは再度全サイクルを実行し、トレーニングデータで満たされた新しいFIFOを獲得し、1組のしきい値を再計算する。これらを前の組と平均化してランダム雑音の影響を減少させ、新しいLUTを計算することができる。その後、これは前のLUTの代わりにページインされる。できるだけ早くプロセッサがこのタスクを実行できるように、プロセスはこのように反復される。したがって、システムは通信リンク40の応答に適応し、応答における長期の変化を追跡する。
さらに強化したものとして、マイクロプロセッサはFIFO306に記憶されているサンプルを使用してリンクのパルス応答を測定することができる。パルス応答は、任意のサンプルのレベルが2つ前のサンプル以外の後続サンプルにさらに依存することを示し、これは通信リンクの帯域幅が狭い場合に起こり得る。その後、トレーニングシーケンスはその第4のシンボルではなくその第3のサンプルでサンプリングすることができ、LUTへの入力は2つ前のサンプル以外の後続サンプルのより多くのビットを入力するように変更することができる。その後プロセッサは先行サンプルおよび後続サンプルのすべての組み合わせのサンプルを持ち、同様な方法でLUTを発生させることができる。
その後、しきい値処理された3ビットサンプルは逆グレーコード化され、BCH FEC検出/訂正器314に送られ、このBCH FEC検出/訂正器314は、各64ビットブロックにおける何らかの単一ビットエラーを訂正する。その後このデータはレート変換FIFO316に送られ、連続的な15.0MHzで制御回路318により再クロックアウトされる。これは、通常の方法でデコードするためにMPEGデマルチプレクサ/デコーダに送られる。
Claims (5)
- その各要素が少なくとも2つの離散信号振幅レベルのうちの1つを持つコード化データを形成するために入力信号をエンコードする手段を備え、前記エンコードする手段は前記離散信号振幅レベルを仮定する要素を持つデータの予め定められたトレーニングシーケンスを発生させる手段を含む送信機と、
前記離散信号振幅レベルが相互に識別可能なようにするために前記コード化データを受信してこのデータを1または複数のしきい値と比較するデコーディング手段と、前記しきい値を適応させるために受信トレーニングシーケンスに基づいて動作可能であるしきい値適応手段とを備え、前記しきい値適応手段は前記トレーニングシーケンスの要素の他のものにおける前記トレーニングシーケンスの少なくとも1つの要素の影響を監視しそれにしたがって前記しきい値を適応させる手段を含む受信機とを具備するデータ送信システム。 - その各要素が少なくとも2つの離散信号振幅レベルのうちの1つを表すコード化データと、予め定められたトレーニングシーケンスとを含む入力信号を受信する入力部と、
前記離散信号振幅レベルが相互に識別可能なようにするために前記コード化データを1または複数のしきい値と比較するデコーディング手段と、
前記しきい値を適応させるために受信トレーニングシーケンスに基づいて動作可能であるしきい値適応手段とを具備し、
前記しきい値適応手段は前記トレーニングシーケンスの要素の他のものにおける前記トレーニングシーケンスの少なくとも1つの要素の影響を監視しそれにしたがって前記しきい値を適応させる手段を含むデータ受信機。 - 前記しきい値適応手段は前記トレーニングシーケンスを受信したときにこのシーケンスからしきい値を計算し、前記計算されたしきい値を記憶するよう機能し、前記デコーディング手段は以前に復号された少なくとも1つの要素のフィードバック信号を遅延手段を通して受信し、前記フィードバック信号にしたがって前記計算されたしきい値の異なるものを選択するように接続されている請求項2記載のデータ受信機。
- 前記デコーディング手段は未だ復号されていない要素の推定値であるフィードフォワード信号を受信するようにも接続され、前記しきい値の選択はこのフィードフォワード信号にも基づいている請求項3記載のデータ受信機。
- その各要素が少なくとも2つの離散信号振幅レベルのうちの1つを持つコード化データを形成するために入力信号をエンコードする手段を具備し、前記エンコードする手段は前記離散信号振幅レベルを仮定する要素を持つデータの予め定められたトレーニングシーケンスを発生させる手段を備え、
複数のグループを有するトレーニングシーケンスを送信するよう構成されており、各グループは複数の要素を持ち、各要素は前記離散信号振幅レベルのうちの1つを仮定し、前記グループの連続したものは前記離散信号振幅レベルの異なる組み合わせを通して循環するデータ送信機。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96304675 | 1996-06-25 | ||
EP96304675.0 | 1996-06-25 | ||
PCT/GB1997/001660 WO1997050247A1 (en) | 1996-06-25 | 1997-06-19 | Data transmission |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001502478A JP2001502478A (ja) | 2001-02-20 |
JP2001502478A5 JP2001502478A5 (ja) | 2005-02-10 |
JP3841832B2 true JP3841832B2 (ja) | 2006-11-08 |
Family
ID=8224987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50252098A Expired - Lifetime JP3841832B2 (ja) | 1996-06-25 | 1997-06-19 | データ送信 |
Country Status (9)
Country | Link |
---|---|
EP (1) | EP0908050B1 (ja) |
JP (1) | JP3841832B2 (ja) |
CN (1) | CN1119021C (ja) |
AU (1) | AU717303B2 (ja) |
CA (1) | CA2258171C (ja) |
DE (1) | DE69728668T2 (ja) |
NO (1) | NO986108L (ja) |
NZ (1) | NZ333254A (ja) |
WO (1) | WO1997050247A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6889351B1 (en) | 2000-03-30 | 2005-05-03 | Koninklijke Philips Electronics, N.V. | Backward compatible multiple data stream transmission method and system for compressed domain signals |
DE10213872A1 (de) * | 2002-03-27 | 2003-10-16 | Siemens Ag | Verfahren zur verbesserten Datenübertragung in einem Übertragungssystem mit kombinierten Übertragungsformaten sowie zugehöriger Rahmenaufbau |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4367488A (en) * | 1980-12-08 | 1983-01-04 | Sterling Television Presentations Inc. Video Data Systems Division | Data encoding for television |
JPS60206390A (ja) * | 1984-03-30 | 1985-10-17 | Pioneer Electronic Corp | デイジタルデ−タエラ−ブロツク検出表示装置 |
FI89437C (fi) * | 1991-11-01 | 1993-09-27 | Nokia Mobile Phones Ltd | Digitaldetektor foer ett soekaranlaeggningsystem |
US5255090A (en) * | 1991-11-19 | 1993-10-19 | Scientific-Atlanta, Inc. | Progressive transmission of vector quantized data |
-
1997
- 1997-06-19 JP JP50252098A patent/JP3841832B2/ja not_active Expired - Lifetime
- 1997-06-19 DE DE69728668T patent/DE69728668T2/de not_active Expired - Lifetime
- 1997-06-19 EP EP97927275A patent/EP0908050B1/en not_active Expired - Lifetime
- 1997-06-19 WO PCT/GB1997/001660 patent/WO1997050247A1/en active IP Right Grant
- 1997-06-19 AU AU31826/97A patent/AU717303B2/en not_active Ceased
- 1997-06-19 CN CN97195871A patent/CN1119021C/zh not_active Expired - Fee Related
- 1997-06-19 NZ NZ333254A patent/NZ333254A/xx not_active IP Right Cessation
- 1997-06-19 CA CA002258171A patent/CA2258171C/en not_active Expired - Fee Related
-
1998
- 1998-12-23 NO NO986108A patent/NO986108L/no not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CN1223769A (zh) | 1999-07-21 |
AU3182697A (en) | 1998-01-14 |
NO986108D0 (no) | 1998-12-23 |
NO986108L (no) | 1998-12-23 |
DE69728668D1 (de) | 2004-05-19 |
WO1997050247A1 (en) | 1997-12-31 |
CA2258171A1 (en) | 1997-12-31 |
EP0908050A1 (en) | 1999-04-14 |
NZ333254A (en) | 2000-04-28 |
EP0908050B1 (en) | 2004-04-14 |
CN1119021C (zh) | 2003-08-20 |
CA2258171C (en) | 2005-05-17 |
DE69728668T2 (de) | 2005-03-17 |
AU717303B2 (en) | 2000-03-23 |
JP2001502478A (ja) | 2001-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6094461A (en) | Data transmission | |
KR0153619B1 (ko) | 텔레비젼 신호에 실려있는 이진 위상 이동 변조의 "전치-프레임-콤" 및 "전치-라인-콤" 부분-응답 필터링 | |
KR100322866B1 (ko) | 필드 확인 시스템 | |
US5497205A (en) | Apparatus for processing BPSK signal transmitted with NTSC TV on quadrature-phase video | |
US5534933A (en) | Apparatus for processing NTSC TV signals having digital signals on quadrature-phase video carrier | |
US6621426B1 (en) | Method and apparatus for modulating a signal | |
WO1992016072A2 (en) | Television signal transmission system with carrier offset compensation | |
EP1324555B1 (en) | System and method for regenerating data with monitoring and optimization using forward error correction information | |
JPH09511881A (ja) | 多レベルvsb伝送システムのためのデータレベル選択 | |
US5778028A (en) | DC removal circuit for digital signal | |
JP3841832B2 (ja) | データ送信 | |
JPH10262158A (ja) | フィールド判別信号発生回路及びその方法 | |
KR100481799B1 (ko) | 데이터전송시스템 | |
JP2001521338A (ja) | 信号中のデータを伝送および復号化するための方法およびシステム | |
US5410569A (en) | Data slicing system for HDTV receiver | |
JPH08223229A (ja) | ベースバンド伝送システムおよび送信装置ならびに受信装置 | |
KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
US5809046A (en) | Method and a system for fast adjusting data receiving modem | |
JP3300178B2 (ja) | Tv信号内のディジタル信号のためにオーバサンプリングアナログ−ディジタル変換を遂行する受信機 | |
JP2654535B2 (ja) | 自動等化器のリセット方式 | |
JPH0787153A (ja) | データ変換装置 | |
JPH10290437A (ja) | 映像信号のデジタル伝送方式 | |
JPH05176307A (ja) | 映像信号送受信装置 | |
KR20000045629A (ko) | 필드 동기 신호를 이용한 자동이득 제어장치 | |
JPH0614347A (ja) | データ伝送回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |