JPH05176307A

JPH05176307A - 映像信号送受信装置

Info

Publication number: JPH05176307A
Application number: JP3341662A
Authority: JP
Inventors: Satoaki Wada; 学明和田; Tetsuo Hanaoka; 哲郎花岡
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-12-25
Filing date: 1991-12-25
Publication date: 1993-07-13
Anticipated expiration: 2012-01-22
Also published as: JP2573766B2

Abstract

(57)【要約】【目的】２チャンネルのディジタル映像信号を時分割多
重して伝送する際に、通信同期信号の誤検出をなくし、
正確な通信を実現し、映像情報の欠落なく伝送する。【構成】２チャンネルのｎビット量子化のディジタル映
像信号を多重回路13で時分割多重し、リミッタ14で制限
したｎビット信号を映像信号のサンプリング周波数の２
倍周波数クロックで３周期だけレジスタ15で遅延させ
る。選択回路17は、同期信号発生回路16から出力される
３ワード分の通信同期信号を３周期だけ出力し次の周期
はリミッタ出力のｎビット信号を出力し次の周期はレジ
スタ出力のｎビット信号を出力し他の期間はリミッタ出
力のｎビット信号を出力する。これにより３ｎビット連
続の通信同期信号を用いることができ、映像信号のデー
タがいかなる値を取ろうとも本来の通信同期信号以外の
位置で通信同期信号のビットパターンを発生しなくな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２チャンネルのディジ
タル映像信号を時分割多重し、シリアル信号として伝送
する映像信号送受信装置に関するものである。

【０００２】

【従来の技術】近年、ディジタルＶＴＲなどのディジタ
ル映像機器の開発が活発化してきている。これにともな
いディジタル映像機器間の伝送のための映像信号送信装
置や映像信号受信装置の開発も活発化しており、通信信
号処理技術も発展著しいものがある。

【０００３】従来の映像信号送信装置や映像信号受信装
置としては、たとえばコンポジット映像信号をディジタ
ルでシリアル伝送する装置がある。以下に、従来の映像
信号送信装置について説明する。

【０００４】図４はこの従来の映像信号送信装置のブロ
ック図を示す。図４において、33は映像信号入力端子、
34はリミッタ、35は水平同期検出回路、36は同期信号発
生回路、37は選択回路、38はパラレル／シリアル変換
器、39は出力回路、40は送信出力端子である。

【０００５】このように構成された映像信号送信装置に
ついて、以下その動作について説明する。まず、映像信
号入力端子33よりサンプリング周波数14.3ＭＨｚ、量子
化10ビットのコンポジット・ディジタル映像信号が入力
される。リミッタ34では、映像信号入力端子33から入力
された10ビットの信号について、上限が３ＦＢｈ（ｈは
16進数を示す）、下限が００４ｈとなるよう制限し、10
ビットの信号を出力している。水平同期検出回路35で
は、リミッタ34出力の10ビット信号から水平同期パルス
を検出し、水平同期期間を示す水平同期信号を１ライン
毎に出力している。同期信号発生回路36では、水平同期
検出回路35出力の水平同期信号をもとに、映像信号の水
平同期期間の始まりからサンプリングクロックで５周期
後から３ＦＦｈ，０００ｈ，０００ｈというリミッタ34
で禁止されている値の通信同期信号を出力する。選択回
路37では、水平同期検出回路35出力の水平同期信号をも
とに、映像信号の水平同期期間の始まりからサンプリン
グクロックで５クロック後から３ワード分は同期信号発
生回路36出力の10ビット信号を出力し、他の期間はリミ
ッタ34出力の10ビット信号を出力している。パラレル／
シリアル変換器38では、選択回路37出力の10ビット信号
をＬＳＢから順次１ビットのシリアル信号に変換し、出
力している。パラレル／シリアル変換器38出力の１ビッ
トのシリアル信号は、図６(a) に示すようなビット列に
なっている。ここで、Ａ_m はワード単位のデータのまと
まりを示し、ｍは整数でｍ＝０が水平同期期間の始まり
の時間的位置を示す。出力回路39では、同軸ケーブルが
ドライブできるようにパラレル／シリアル変換器38の出
力の１ビット信号に自己同期スクランブル処理を行い、
信号の直流成分を除去し、増幅して送信出力端子40へ出
力している。

【０００６】次に、従来の映像信号受信装置について説
明する。図５は従来例における映像信号受信装置のブロ
ック図を示す。図５において、41は受信入力端子、42は
波形等化識別器、43は符号変換器、44は同期回路、45は
シリアル／パラレル変換器、46はホールド回路、47は映
像信号出力端子である。

【０００７】このように構成された映像信号受信装置に
ついて、以下その動作について説明する。まず、受信入
力端子41より入力された受信信号は波形等化識別器42で
波形等化され、目の開いたアイパターンの信号となり、
この信号からシリアル伝送クロックを抽出してデータの
識別を行い１ビットのディジタル信号を出力する。符号
変換器43では、波形等化識別器42出力の信号から自己同
期デスクランブルし、１ビットのディジタル信号を出力
する。同期回路44では、符号変換器43出力の１ビット信
号から‘１’が10個・‘０’が20個連続するという通信
同期信号を検出し、シリアルビット列のうち各ワードの
境界を示すワード同期信号と、通信同期信号が存在して
いる期間位置を示す通信同期位置信号を出力する。シリ
アル／パラレル変換器45では、同期回路44出力のワード
同期信号をもとに、符号変換器43出力の１ビット信号を
10ビットのワード毎のパラレル信号に変換し、出力す
る。ホールド回路46では、シリアル／パラレル変換器45
出力信号のワードのうち、同期回路44出力の通信同期位
置信号により通信同期信号が存在している期間だけ通信
同期信号期間が始まる直前のワードの値Ａ_m+4 を保持
し、10ビット信号を映像信号出力端子47に出力してい
る。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
従来の構成のように水平同期期間ごとに通信同期信号を
入れて通信する装置では、水平同期期間の時間的位置
（位相）が異なったコンポジット映像信号２チャンネル
を多重して通信する場合、通信同期信号を一方のチャン
ネルの水平同期期間入れても他方のチャンネルのデータ
との関連で、本来の通信同期信号以外の位置で通信同期
信号のビットパターンが発生してしまい、誤動作を起こ
すという問題を有していた。

【０００９】たとえば、図４に示した従来の映像信号送
信装置において、選択回路37出力の10ビット信号（第１
チャンネルとする）と別チャンネル（第２チャンネルと
し、ワード単位のデータのまとまりをＢ_m で示す）の10
ビット映像信号を時分割多重した場合、パラレル／シリ
アル変換後のシリアルビット列は図６(b) のようにな
る。この場合、第２チャンネルデータが図６(b) のよう
にＢ_m+4 のＭＳＢが‘１’、Ｂ_m+5 ，Ｂ_m+6 のＭＳＢが
‘０’であれば３ＦＦｈ，０００ｈ，０００ｈの通信同
期信号のビットパターンが誤った時間的位置で発生して
しまい、映像信号受信装置でのワード同期が取れなくな
り、誤動作を起こしてしまう。また、Ｂ_m+ ₅ のＬＳＢが
‘１’、Ｂ_m+6 ，Ｂ_m+7 のＬＳＢが‘０’であっても通
信同期信号のビットパターンが誤った時間的位置で発生
する。さらに、第１・第２両チャンネルのデータの値に
よっては、第１チャンネルの水平同期期間以外の時間的
位置で通信同期信号のビットパターンを発生してしまう
可能性もあり、誤動作を起こす。

【００１０】本発明は上記従来の問題を解決するもの
で、水平同期期間の時間的位置（位相）が異なったコン
ポジット映像信号２チャンネルを多重したときにも、通
信同期信号以外の位置で通信同期信号のビットパターン
を発生させずに、通信同期信号を正確に受信する映像信
号送受信装置を提供することを目的とするものである。

【００１１】

【課題を解決するための手段】この目的を達成するため
に、本発明の映像信号送信装置は、第１チャンネルおよ
び第２チャンネルからなる２チャンネルのｎビット量子
化（ｎは２以上の整数）のコンポジットディジタル映像
信号を時分割多重しｎビットの信号を出力する多重回路
と、多重回路出力のｎビット信号の取り得る値を所定の
上限値および下限値に制限するリミッタと、リミッタ出
力のｎビット信号をディジタル映像信号のサンプリング
周波数の２倍周波数クロックの２ｋ＋１周期（ｋは１以
上の整数）だけ遅延させるレジスタと、リミッタで禁止
したｎビットの値からなる所定の３ワードを通信同期信
号として用い、第１チャンネルの水平同期信号期間にデ
ィジタル映像信号のサンプリング周波数の２倍クロック
の３周期だけ３ワード分の通信同期信号を出力し、次の
周期はリミッタ出力のｎビット信号を出力し、次の周期
はレジスタ出力のｎビット信号を出力し、他の期間はリ
ミッタ出力のｎビット信号を出力する選択回路とを備え
たものである。

【００１２】また、本発明の映像信号受信装置は、シリ
アル／パラレル変換器出力のｎビット信号をパラレルク
ロックの２ｋ＋１周期だけ遅延させるレジスタと、同期
回路出力の通信同期位置信号によりレジスタ出力のｎビ
ット信号の通信同期信号の先頭ワードからｋ＋３ワード
後のみシリアル／パラレル変換器出力のｎビット信号を
出力し、他の期間はレジスタ出力のｎビット信号を出力
する選択回路と、選択回路出力のｎビット信号を時分割
分離を行い、通信同期信号の先頭ワードの存在する第１
チャンネルのｎビット信号および通信同期信号の先頭ワ
ードの存在しない第２チャンネルのｎビット信号を出力
する分離回路と、同期回路出力の通信同期位置信号によ
り分離回路出力の第１チャンネルのｎビット信号のうち
通信同期信号の期間を通信同期信号の先頭ワード前の値
に保持し、他の期間は分離回路出力の第１チャンネルの
ｎビット信号を出力するホールド回路とを備えたもので
ある。

【００１３】さらに、本発明の映像信号受信装置は、シ
リアル／パラレル変換器出力のｎビット信号をパラレル
クロックの２ｋ＋１周期だけ遅延させるレジスタと、同
期回路出力の通信同期位置信号によりレジスタ出力のｎ
ビット信号の通信同期信号の先頭ワードからｋ＋３ワー
ド後のみ前記シリアル／パラレル変換器出力のｎビット
信号を出力し、他の期間はレジスタ出力のｎビット信号
を出力する選択回路と、選択回路出力のｎビット信号を
時分割分離を行い、通信同期信号の先頭ワードの存在す
る第１チャンネルのｎビット信号および通信同期信号の
先頭ワードの存在しない第２チャンネルのｎビット信号
を出力する分離回路と、同期回路出力の通信同期位置信
号により前記分離回路出力の第１チャンネルのｎビット
信号のうち通信同期信号の期間を所定の値に置き換え、
他の期間は分離回路出力の第１チャンネルのｎビット信
号を出力する置換回路とを備えたものである。

【００１４】

【作用】本発明は上記した構成により、シリアルビット
列から通信同期信号を検出する際、連続した３ｎビット
（３ワード分）のビットパターンを検出することにな
り、映像信号のデータがいかなる値を取ろうとも、通信
同期信号の誤検出はなくなる。

【００１５】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の第１の実施例におけ
る映像信号送信装置のブロック図を示す。図１におい
て、10は第１チャンネルの映像信号入力端子、11は第２
のチャンネル映像信号入力端子、12は水平同期検出回
路、13は多重回路、14はリミッタ、15はレジスタ、16は
同期信号発生回路、17は選択回路、18はパラレル／シリ
アル変換器、19は出力回路、20は送信出力端子であり、
ｎ＝10は10ビットのパラレル信号を示している。

【００１６】このように構成された本実施例の映像信号
送信装置について、以下その動作について説明する。第
１チャンネルの映像信号入力端子10および第２チャンネ
ルの映像信号入力端子11よりそれぞれサンプリング周波
数14.3ＭＨｚ、量子化10ビットのコンポジット・ディジ
タル映像信号が入力される。水平同期検出回路12では第
１チャンネル映像信号入力端子10より入力された10ビッ
トの信号から水平同期パルスを検出し、水平同期期間を
示す水平同期信号を出力する。一方、多重回路13では第
１チャンネルの映像信号入力端子10および第２チャンネ
ルの映像信号入力端子11より入力された２チャンネルの
映像信号を時分割多重し、第１チャンネルと第２チャン
ネルの10ビットデータを交互に出力している。この結
果、多重回路13の出力信号は28.6ＭＨｚ（映像信号のサ
ンプリング周波数の２倍周波数）クロックの周期毎に変
化することになる。リミッタ14では多重回路13出力の10
ビット信号に対し、上限が３ＦＢｈ、下限が００４ｈと
なるよう制限し、10ビットの信号を出力している。レジ
スタ15ではリミッタ14出力の10ビット信号を28.6ＭＨｚ
クロックの３周期だけ遅延させている。

【００１７】また、同期信号発生回路16では水平同期検
出回路12出力の水平同期信号をもとに、第１チャンネル
映像信号の水平同期期間の始まりより28.6ＭＨｚクロッ
クの10周期後から３ＦＦｈ，０００ｈ，０００ｈという
リミッタ14で禁止されている値の通信同期信号を出力す
る。選択回路17では水平同期信号検出回路12出力の水平
同期信号をもとに、第１チャンネル映像信号の水平同期
期間の始まりから28.6ＭＨｚクロックで10周期後から３
ワード分は同期信号発生回路16出力の10ビット信号を出
力し、次の周期はリミッタ14出力の10ビット信号を出力
し、次の周期はレジスタ15出力の10ビット信号を出力
し、他の期間はリミッタ14出力の10ビット信号を出力し
ている。パラレル／シリアル変換器18では選択回路17出
力の10ビット信号をＬＳＢ側から順次１ビットのシリア
ル信号に変換し、出力する。出力回路19では、同軸ケー
ブルがドライブできるようにパラレル／シリアル変換器
18出力の１ビット信号に自己同期スクランブル処理を行
って信号の直流成分除去し、増幅して送信出力端子20へ
出力している。

【００１８】この結果、パラレル／シリアル変換器18出
力の１ビットのシリアル信号は図６(c) に示すようなビ
ット列になる。Ａ_m+5 〜Ａ_m+7 のように通信同期信号は
３ワード連続なものとなり、Ｂ_m+5 のデータも送信され
ることになる。

【００１９】以上のように本実施例によれは、28.6ＭＨ
ｚクロックで３周期遅延させるレジスタ15、および３ワ
ード連続して通信同期信号を出力する選択回路17を設け
ることにより、30ビット連続の通信同期信号を用いるこ
とができ、映像信号のデータがいかなる値を取ろうと
も、本来の通信同期信号以外の位置で通信同期信号のビ
ットパターンを発生しなくなる。また、第２チャンネル
の情報も欠落することなく送信することができる。

【００２０】なお、第１の実施例においてリミッタ14は
多重回路13の出力信号を入力するよう設けたが、リミッ
タを２個用い、映像信号入力端子10，11から入力された
２チャンネルの映像信号をそれぞれリミッタに入力し、
それぞれのリミッタ出力を多重回路13に入力するように
しても同様な効果が得られる。

【００２１】図２は本発明の第２の実施例における映像
信号受信装置のブロック図を示す。図２において、21は
受信入力端子、22は波形等化識別器、23は符号変換器、
24は同期回路、25はシリアルノパラレル変換器、26はレ
ジスタ、27は選択回路、28は分離回路、29はホールド回
路、30は第１チャンネルの映像信号出力端子、31は第２
チャンネルの映像信号出力端子である。

【００２２】このように構成された本実施例の映像信号
送信装置について、以下その動作について説明する。ま
ず、受信入力端子21より入力された受信信号は波形等化
識別器22で波形等化され、目の開いたアイパターンの信
号となり、この信号からシリアル伝送クロックを抽出し
てデータの識別を行い１ビットのディジタル信号を出力
する。符号変換器23では、波形等化識別器22出力の信号
から自己同期デスクランブルし、１ビットのディジタル
信号を出力する。同期回路24では、符号変換器23出力の
１ビット信号から‘１’が10個・‘０’が20個連続した
通信同期信号を検出し、シリアルビット列のうち各ワー
ドの境界を示すワード同期信号と、通信同期信号が存在
している期間位置を示す通信同期位置信号を出力する。
シリアル／パラレル変換器25では、同期回路24出力のワ
ード同期信号をもとに、符号変換器23出力の１ビット信
号を10ビットのワード毎のパラレル信号に変換し、出力
する。レジスタ26では、シリアル／パラレル変換器25出
力の10ビット信号をパラレルクロックの３周期だけ遅延
させている。選択回路27では、同期回路24の通信同期位
置信号をもとに通信同期信号の先頭ワードから４ワード
後のみシリアル／パラレル変換器25出力の10ビット信号
を出力し、他の期間はレジスタ26出力の10ビット信号を
出力する。分離回路28では、選択回路27出力の10ビット
信号を時分割分離し、各ワード交互に10ビット信号を出
力しており、同期回路24の通信同期位置信号から判別で
きる通信同期信号の先頭ワードの存在するチャンネルの
10ビット信号をホールド回路29へ出力し、通信同期信号
の先頭ワードの存在しないチャンネルの10ビット信号を
第２チャンネルの映像信号出力端子31へ出力する。ホー
ルド回路29では、同期回路24の通信同期位置信号により
通信同期信号の先頭ワードから３ワードの期間通信同期
信号の先頭ワード直前のワードの値（図６(c) では図示
していないが、Ａ_m+4 ）を保持し、10ビット信号を第１
チャンネルの映像信号出力端子30へ出力する。

【００２３】以上のように本実施例によれば、‘１’が
10個・‘０’が20個連続した30ビットの通信同期信号を
検出する同期回路24を設けることにより、本来の通信同
期信号以外の時間的位置で通信同期信号のビットパター
ンを検出することがなくなり、正確に受信することがで
きる。

【００２４】また、パラレルクロックで３周期遅延させ
るレジスタ26、および通信同期信号の先頭から４ワード
後のみレジスタ26出力を選択する選択回路27を設けるこ
とにより、第２チャンネルの映像信号も１ワード（サン
プル）の欠落もなく連続して受信することができる。

【００２５】図３は本発明の第３の実施例における映像
信号受信装置のブロック図を示す。図３において、21は
受信入力端子、22は波形等化識別器、23は符号変換器、
24は同期回路、25はシリアル／パラレル変換器、26はレ
ジスタ、27は選択回路、28は分離回路、30は第１チャン
ネルの映像信号出力端子、31は第２チャンネルの映像信
号出力端子であり、以上は図２の構成と同様なものであ
る。図２と異なるのはホールド回路29の代わりに置換回
路32を設けた点である。

【００２６】このように構成された本実施例の映像信号
送信装置について、以下その動作について説明する。ま
ず、受信入力端子21より入力された受信信号は波形等化
識別器22で波形等化され、目の開いたアイパターンの信
号となり、この信号からシリアル伝送クロックを抽出し
てデータの識別を行い１ビットのディジタル信号を出力
する。符号変換器23では、波形等化識別器22出力の信号
から自己同期デスクランブルし、１ビットのディジタル
信号を出力する。同期回路24では、符号変換器23出力の
１ビット信号から‘１’が10個・‘０’が20個連続した
通信同期信号を検出し、シリアルビット列のうち各ワー
ドの境界を示すワード同期信号と、通信同期信号が存在
している期間位置を示す通信同期位置信号を出力する。
シリアル／パラレル変換器25では、同期回路24出力のワ
ード同期信号をもとに、符号変換器23出力の１ビット信
号を10ビットのワード毎のパラレル信号に変換し、出力
する。レジスタ26では、シリアル／パラレル変換器25出
力の10ビット信号をパラレルクロックの３周期だけ遅延
させている。選択回路27では、同期回路24の通信同期位
置信号をもとに通信同期信号の先頭ワードから４ワード
後のみシリアル／パラレル変換器25出力の10ビット信号
を出力し、他の期間はレジスタ26出力の10ビット信号を
出力する。分離回路28では、選択回路27出力の10ビット
信号を時分割分離し、各ワード交互に10ビット信号を出
力しており、同期回路24の通信同期位置信号から判別で
きる通信同期信号の先頭ワードの存在するチャンネルの
10ビット信号を置換回路32へ出力し、通信同期信号の先
頭ワードの存在しないチャンネルの10ビット信号を第２
チャンネルの映像信号出力端子31へ出力する。置換回路
32では、同期回路24の通信同期位置信号により通信同期
信号の先頭ワードから３ワードの期間、水平同期期間の
規定レベルである０１０ｈなる値を保持し、10ビット信
号を第１チャンネルの映像信号出力端子30へ出力する。

【００２７】以上のように本実施例によれば、‘１’が
10個・‘０’が20個連続した30ビットの通信同期信号を
検出する同期回路24を設けることにより、本来の通信同
期信号以外の時間的位置で通信同期信号のビットパター
ンを検出することがなくなり、正確に受信することがで
きる。

【００２８】また、パラレルクロックで３周期遅延させ
るレジスタ26、および通信同期信号の先頭から４ワード
後のみレジスタ26出力を選択する選択回路27を設けるこ
とにより、第２チャンネルの映像信号も１ワード（サン
プル）の欠落もなく連続して受信することができる。

【００２９】

【発明の効果】以上のように本発明によれば、映像信号
送信装置には、２チャンネルのｎビット量子化（ｎは２
以上の整数）のコンポジットディジタル映像信号を時分
割多重する多重回路と、多重回路出力のｎビット信号の
取り得る値を制限するリミッタと、リミッタ出力のｎビ
ット信号をディジタル映像信号のサンプリング周波数の
２倍周波数クロックの２ｋ＋１周期（ｋは１以上の整
数）だけ遅延させるレジスタと、リミッタで禁止したｎ
ビットの値からなる所定の３ワードを通信同期信号とし
て用い、第１チャンネルの水平同期信号期間にディジタ
ル映像信号のサンプリング周波数の２倍クロックの３周
期だけ３ワード分の通信同期信号を出力し、次の周期は
リミッタ出力のｎビット信号を出力し、次の周期はレジ
スタ出力のｎビット信号を出力し、他の期間はリミッタ
出力のｎビット信号を出力する選択回路を設け、映像信
号受信装置には、シリアル／パラレル変換器出力のｎビ
ット信号をパラレルクロックの２ｋ＋１周期だけ遅延さ
せるレジスタと、同期回路出力の通信同期位置信号によ
りレジスタ出力のｎビット信号の通信同期信号の先頭ワ
ードからｋ＋３ワード後のみシリアル／パラレル変換器
出力のｎビット信号を出力し、他の期間はレジスタ出力
のｎビット信号を出力する選択回路と、選択回路出力の
ｎビット信号を時分割分離を行い、通信同期信号の先頭
ワードの存在する第１チャンネルのｎビット信号および
通信同期信号の先頭ワードの存在しない第２チャンネル
のｎビット信号を出力する分離回路と、同期回路出力の
通信同期位置信号により分離回路出力の第１チャンネル
のｎビット信号のうち通信同期信号の期間を通信同期信
号の先頭ワード前の値を保持し、他の期間は分離回路出
力の第１チャンネルのｎビット信号を出力するホールド
回路、または同期回路出力の通信同期位置信号により前
記分離回路出力の第１チャンネルのｎビット信号のうち
通信同期信号の期間を所定の値に置き換え、他の期間は
分離回路出力の第１チャンネルのｎビット信号を出力す
る置換回路を設けることにより、映像信号のデータがい
かなる値に対しても、通信同期信号の誤検出を防ぐこと
ができる。また、第２チャンネルの情報の欠落がないた
め、２つのチャンネルの映像信号の位相が異なっていて
も伝送ができ、実用的効果が大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例における映像信号送信装
置のブロック図である。

【図２】本発明の第２の実施例における映像信号受信装
置のブロック図である。

【図３】本発明の第３の実施例における映像信号受信装
置のブロック図である。

【図４】従来例における映像信号送信装置のブロック図
である。

【図５】従来例における映像信号受信装置のブロック図
である。

【図６】(a) は従来例における映像信号送信装置のシリ
アル信号を示すビットパターン図、(b) は従来例の映像
信号送信装置において時分割多重した場合のシリアル信
号を示すビットパターン図、(c) は本発明の実施例にお
ける映像信号送信装置のシリアル信号を示すビットパタ
ーン図である。

【符号の説明】

10，11 映像信号入力端子 12 水平同期検出回路 13 多重回路 14 リミッタ 15，26 レジスタ 16 同期信号発生回路 17，27 選択回路 18 パラレル／シリアル変換器 19 出力回路 20 送信出力端子 21 受信入力端子 22 波形等化識別器 23 符号変換器 24 同期回路 25 シリアル／パラレル変換器 28 分離回路 29 ホールド回路 30，31 映像信号出力端子 32 置換回路

Claims

【特許請求の範囲】

【請求項１】第１チャンネルおよび第２チャンネルか
らなる２チャンネルのｎビット量子化（ｎは２以上の整
数）のコンポジットディジタル映像信号を時分割多重し
ｎビットの信号を出力する多重回路と、前記多重回路出力のｎビット信号の取り得る値を所定の
上限値および下限値に制限するリミッタと、前記リミッタ出力のｎビット信号をディジタル映像信号
のサンプリング周波数の２倍周波数クロックの２ｋ＋１
周期（ｋは１以上の整数）だけ遅延させるレジスタと、前記リミッタで禁止したｎビットの値からなる所定の３
ワードを通信同期信号として用い、第１チャンネルの水
平同期信号期間にディジタル映像信号のサンプリング周
波数の２倍周波数クロックの３周期だけ３ワード分の通
信同期信号を出力し、次の周期はリミッタ出力のｎビッ
ト信号を出力し、次の周期はレジスタ出力のｎビット信
号を出力し、他の期間はリミッタ出力のｎビット信号を
出力する選択回路と、前記選択回路出力のｎビットのパラレル信号を１ビット
のシリアル信号に変換するパラレル／シリアル変換器と
を備えた映像信号送信装置。
【請求項２】受信した１ビットのシリアル信号から通
信同期信号を検出し、シリアル信号中のワード境界を示
すワード同期信号および通信同期信号の期間位置を示す
通信同期位置信号を出力する同期回路と、前記同期回路出力のワード同期信号のタイミングで受信
した１ビットのシリアル信号からワード単位でｎビット
のパラレル信号に変換するシリアル／パラレル変換器
と、前記シリアル／パラレル変換器出力のｎビット信号をパ
ラレルクロックの２ｋ＋１周期だけ遅延させるレジスタ
と、前記同期回路出力の通信同期位置信号によりレジスタ出
力のｎビット信号の通信同期信号の先頭ワードからｋ＋
３ワード後のみ前記シリアル／パラレル変換器出力のｎ
ビット信号を出力し、他の期間は前記レジスタ出力のｎ
ビット信号を出力する選択回路と、前記選択回路出力のｎビット信号を時分割分離を行い、
通信同期信号の先頭ワードの存在する第１チャンネルの
ｎビット信号および通信同期信号の先頭ワードの存在し
ない第２チャンネルのｎビット信号を出力する分離回路
と、前記同期回路出力の通信同期位置信号により前記分離回
路出力の第１チャンネルのｎビット信号のうち通信同期
信号の期間を通信同期信号の先頭ワード前の値に保持
し、他の期間は分離回路出力の第１チャンネルのｎビッ
ト信号を出力するホールド回路とを備えた映像信号受信
装置。
【請求項３】受信した１ビットのシリアル信号から通
信同期信号を検出し、シリアル信号中のワード境界を示
すワード同期信号および通信同期信号の期間位置を示す
通信同期位置信号を出力する同期回路と、前記同期回路出力のワード同期信号のタイミングで受信
した１ビットのシリアル信号からワード単位でｎビット
のパラレル信号に変換するシリアル／パラレル変換器
と、前記シリアル／パラレル変換器出力のｎビット信号をパ
ラレルクロックの２ｋ＋１周期だけ遅延させるレジスタ
と、前記同期回路出力の通信同期位置信号によりレジスタ出
力のｎビット信号の通信同期信号の先頭ワードからｋ＋
３ワード後のみ前記シリアル／パラレル変換器出力のｎ
ビット信号を出力し、他の期間は前記レジスタ出力のｎ
ビット信号を出力する選択回路と、前記選択回路出力のｎビット信号を時分割分離を行い、
通信同期信号の先頭ワードの存在する第１チャンネルの
ｎビット信号および通信同期信号の先頭ワードの存在し
ない第２チャンネルのｎビット信号を出力する分離回路
と、前記同期回路出力の通信同期位置信号により前記分離回
路出力の第１チャンネルのｎビット信号のうち通信同期
信号の期間を所定の値に置き換え、他の期間は分離回路
出力の第１チャンネルのｎビット信号を出力する置換回
路とを備えた映像信号受信装置。