JPH0629945A - データ送信装置とデータ受信装置 - Google Patents

Abstract

(57)【要約】 【目的】 ディジタル音声のためのビット・クロックと
サンプリング・クロックを外部からデータ送信装置に供
給するようにし、同期していないディジタル音声信号と
ディジタル映像信号を多重して伝送する。 【構成】 ディジタル音声サンプリング・クロックをデ
ィジタル映像サンプリング・クロックでサンプリングす
る非同期サンプリング回路１０４と、ディジタル映像サ
ンプリング・クロックとディジタル音声サンプリング信
号によりメモリ１０１からデータを読み出す読み出し制
御回路１０３と、ディジタル音声サンプリング信号によ
り、メモリ１０１出力のディジタル音声データの読み出
しブロック毎に通信同期信号を付加し、ディジタル映像
のデータと多重して送信する多重回路１０６を設けるこ
とによって、外部からディジタル音声のためのビット・
クロックとサンプリング・クロックを供給することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル映像信号に非
同期なディジタル音声信号とディジタル映像信号を多重
して伝送するデータ送信装置とデータ受信装置に関する
ものである。

【０００２】

【従来の技術】近年、ディジタルＶＴＲ等のディジタル
映像機器の開発が活発化してきている。これにともない
ディジタルで映像信号や音声信号を多重し、伝送する機
器の開発も活発化しており、通信信号処理技術も発展著
しいものがある。

【０００３】従来、映像信号と音声信号をディジタルで
多重する際、映像信号のサンプリング周波数と音声信号
のサンプリング周波数は何らかの整数比で表せる関係に
なるようにして伝送していた。

【０００４】以下に、ＮＴＳＣのディジタル映像信号と
４８ｋＨｚサンプリングのディジタル音声信号を多重し
て伝送する、従来のデータ送信装置について説明する。

【０００５】図５は従来のデータ送信装置の一例を示す
ブロック図である。図５において、２０１はディジタル
音声のデータを記憶するメモリ、２０２はメモリの書き
込み制御回路、２０３はメモリの読み出し制御回路、２
０５はディジタル映像のサンプリング・クロックを１３
１２５分周する分周器、２０４はディジタル音声のサン
プリング・クロックとデータ取り込みのためのビット・
クロックを出力するＰＬＬ回路、２０６は入力されるデ
ィジタル映像のデータの取り得る値を制限するリミッ
タ、２０７はディジタル映像のデータとディジタル音声
のデータを多重し、通信同期信号を付加させて１ビット
のシリアル信号に変換する多重回路である。

【０００６】以上のように構成されたデータ送信装置に
ついて、以下その動作について説明する。

【０００７】まず、ディジタル映像サンプリング・クロ
ック入力端子２１１より１４．３１８１８ＭＨｚのディ
ジタル映像サンプリング・クロックが入力される。分周
器２０５ではディジタル映像サンプリング・クロックが
１３１２５分周され１．０９０９０９ｋＨｚのクロック
を出力する。

【０００８】ＰＬＬ回路２０４では、分周器２０５出力
のクロック（１．０９０９０９ｋＨｚ）を基準に位相周
波数比較が行われ、１．０９０９０９ｋＨｚの整数倍周
波数である４８．０００００ｋＨｚのクロックをディジ
タル音声サンプリング・クロック出力端子２０９に、
３．０７２０００ＭＨｚのクロックをディジタル音声ビ
ット・クロック出力端子２１０に出力している。

【０００９】このＰＬＬ回路２０４についてさらに具体
的に説明する。図６はＰＬＬ回路２０４の具体的構成を
示したブロック図である。図６において、３０１は基準
クロック入力端子、３０２は位相周波数比較回路、３０
３は低域通過フィルタ、３０４は電圧制御発振器、３０
５は分周器、３０６はディジタル音声サンプリング・ク
ロック出力端子、３０７はディジタル音声ビット・クロ
ック出力端子である。

【００１０】図６において、電圧制御発振器３０４から
はおよそ１２．２８８ＭＨｚのクロックが出力されてい
る。分周器３０５では、電圧制御発振器３０４出力のク
ロックを４分周した約３．０７２ＭＨｚのクロックをデ
ィジタル音声ビット・クロック出力端子３０７に出力
し、さらに６４分周した約４８ｋＨｚのクロックをディ
ジタル音声サンプリング・クロック出力端子３０６に出
力し、さらに４４分周した約１．０９ｋＨｚのクロック
を位相周波数比較回路３０２に出力している。位相周波
数比較回路３０２では、基準クロック入力端子３０１よ
り入力された１．０９０９０９ｋＨｚのクロックと、分
周器３０５から出力された約１．０９ｋＨｚのクロック
との位相比較を行い、誤差信号を低域通過フィルタ３０
３に出力している。低域通過フィルタ３０３では、位相
周波数比較回路３０２出力の誤差信号の高域成分を除去
し、誤差が最小になるよう電圧制御発振器３０４の発振
周波数を制御している。このようにして、基準クロック
の整数倍クロックを作り出している。

【００１１】再び図５の従来のデータ送信装置におい
て、メモリ２０１は先入れ先出し型（以下ＦＩＦＯと略
す）となっており、ディジタル音声データ入力端子２０
８より入力されたデータが順次書き込まれ、先に書き込
まれたデータから順に読み出されデータを出力してい
る。

【００１２】書き込み制御回路２０２では、ＰＬＬ回路
２０４出力の４８．０００００ｋＨｚクロック（ディジ
タル音声のサンプリング・クロック）と３．０７２００
０ＭＨｚクロック（ディジタル音声のビット・クロッ
ク）から、ディジタル音声データ入力端子２０８より入
力された信号のうちデータの存在する時間的位置を認識
し、データの存在する期間だけ書き込むようにメモリ２
０１の書き込み制御を行っている。

【００１３】ここで、ディジタル音声のサンプリング・
クロック、ビット・クロック、データの一例を示すタイ
ミング図を図７に示す。（ａ）はサンプリング・クロッ
ク、（ｂ）はビット・クロック、（ｃ）はデータであ
り、４８ｋＨｚサンプリング・２０ビット量子化・２チ
ャンネル（Ｌch・Ｒch）のディジタル音声信号を受け渡
しするものである。１サンプリング周期の間にビット・
クロックは６４周期存在し、データとしては６４タイム
スロットのうち４０タイムスロットを使用している。

【００１４】リミッタ２０６では、ディジタル映像デー
タ入力端子２１２より入力される量子化８ビットのデー
タに対し、ＦＦ（１６進数；以下ｈと略す）および００
ｈを禁止し、上限値ＦＥｈ・下限値０１ｈとなるように
符号変換してディジタル映像のデータを出力している。

【００１５】多重回路２０７では、図８のビット・マッ
プに示すように、リミッタ２０６出力のディジタル映像
のデータと、メモリ２０１出力のディジタル音声のデー
タをパケット化したものと、通信同期信号を多重して８
ビット・パラレル信号にし、さらに１ビット・シリアル
信号に変換して送信出力端子２１３に出力している。通
信同期信号と音声信号パケットは映像信号の水平同期期
間に挿入され、通信同期信号はディジタル映像信号の９
１０サンプル毎に４サンプル分挿入される。また多重回
路２０７は、音声信号パケットを挿入している時間的位
置を示すパケット・タイミング信号も出力している。

【００１６】読み出し制御回路２０３では、ディジタル
映像サンプリング・クロック入力端子２１１より入力さ
れるディジタル映像サンプリング・クロックと多重回路
２０７より出力されるパケット・タイミング信号によ
り、メモリ２０１の音声データの読み出し制御を行って
いる。

【００１７】次に、従来のデータ受信装置について説明
する。図９は従来のデータ受信装置の一例を示すブロッ
ク図である。図９において、２１４は受信信号からディ
ジタル映像のデータとディジタル音声のデータを分離す
る分離回路、２１５はディジタル音声のデータを記憶す
るメモリ、２１６はメモリ２１５の書き込みを制御する
書き込み制御回路、２１７はメモリ２１５の読み出しを
制御する読み出し制御回路、２１８はディジタル映像の
サンプリング・クロックを１３１２５分周する分周器、
２１９はディジタル音声のサンプリング・クロックとビ
ット・クロックを出力するＰＬＬ回路である。

【００１８】以上のように構成されたデータ受信装置に
ついて、以下その動作について説明する。

【００１９】まず分離回路２１４では、受信入力端子２
２０より入力された１ビット・シリアルの受信信号から
通信同期信号を検出することによって同期が取られ、デ
ィジタル映像のデータ、ディジタル音声のデータを分離
し、ディジタル映像のデータはディジタル映像データ出
力端子２２５に、ディジタル音声データはメモリ２１５
に、ディジタル音声データの存在する時間的位置を示す
書き込みタイミング信号は書き込み制御回路２１６に、
そしてディジタル映像のサンプリング・クロックをディ
ジタル映像のサンプリング・クロック出力端子２２４、
書き込み制御回路２１６、分周器２１８に出力してい
る。ただし、通信同期信号および音声信号パケットの存
在していた期間のディジタル映像データは水平同期期間
のレベルになるようデータ置き換えを施している。

【００２０】分周器２１８では、分離回路２１４出力の
ディジタル映像サンプリング・クロックが１３１２５分
周され１．０９０９０９ｋＨｚのクロックとなって出力
している。

【００２１】ＰＬＬ回路２１９では、分周器２１８出力
のクロック（１．０９０９０９ｋＨｚ）を基準に位相周
波数比較が行われ、１．０９０９０９ｋＨｚの整数倍周
波数である４８．０００００ｋＨｚのクロックをディジ
タル音声サンプリング・クロック出力端子２２３に、
３．０７２０００ＭＨｚのクロックをディジタル音声ビ
ット・クロック出力端子２２２に出力している。

【００２２】メモリ２１５はＦＩＦＯであり、分離回路
２１４出力のディジタル音声データが順次書き込まれ、
先に書き込まれたデータから順に読み出され、ディジタ
ル音声データ出力端子２２１に出力される。

【００２３】書き込み制御回路２１６では、分離回路２
１４出力のディジタル映像サンプリング・クロックと書
き込みタイミング信号により、メモリ２１５の書き込み
制御を行っている。

【００２４】読み出し制御回路２１７では、ＰＬＬ回路
２１９出力のディジタル音声のサンプリング・クロック
とディジタル音声のビット・クロックより図７に示すよ
うなタイミングでデータが出力するようメモリ２１５の
読み出し制御を行っている。

【００２５】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ディジタル音声のためのビット・クロッ
クやサンプリング・クロックをデータ送信装置から出力
しているために、他の映像信号とは非同期なディジタル
音声の信号源（例えばＤＡＴ）から直接ディジタル接続
を取ることができないという問題点を有していた。

【００２６】本発明は上記従来の問題点を解決するもの
で、ディジタル音声のためのビット・クロックおよびサ
ンプリング・クロックを外部からデータ送信装置に供給
するようにし、ディジタル映像信号に同期していないデ
ィジタル音声信号とディジタル映像信号を多重して伝送
できるデータ送信装置とデータ受信装置を提供すること
を目的とする。

【００２７】

【課題を解決するための手段】この目的を達成するため
に、本発明のデータ送信装置は、ディジタル音声のサン
プリング・クロックをディジタル映像のサンプリング・
クロックのタイミングで取り込みディジタル映像のサン
プリング周期単位で変化する信号（以下ディジタル音声
サンプリング信号と呼ぶ）を出力する非同期サンプリン
グ回路と、ディジタル音声サンプリング信号と、ディジ
タル映像のサンプリング・クロックによりメモリから、
ディジタル映像のサンプリング・クロックのｍ周期分
（ｍは１以上の整数）を１ブロックとしてデータを読み
出す読み出し制御回路と、ディジタル音声サンプリング
信号により、メモリ出力のディジタル音声のデータの読
み出しブロック毎に通信同期信号を付加し、ディジタル
映像のデータと多重して送信する多重回路からなる構成
を有している。

【００２８】また、本発明のデータ受信装置は、受信し
た信号からディジタル映像のデータと通信同期信号を含
んだディジタル音声のデータとを分離し、通信同期信号
を含んだディジタル音声のデータから通信同期信号を検
出し、通信同期信号以外のディジタル音声信号のデータ
と通信同期検出信号とディジタル映像信号のデータを出
力する分離回路と、分離回路出力の通信同期検出信号と
ディジタル映像のサンプリング・クロックによりメモリ
のデータ書き込みを制御する書き込み制御回路と、分離
回路出力の通信同期検出信号をｎ分周（ｎは１以上の整
数）し分周クロックを出力する分周器と、分周器出力の
分周クロックよりディジタル音声のビット・クロックと
サンプリング・クロックを出力するＰＬＬ回路と、ＰＬ
Ｌ回路出力のディジタル音声のサンプリング・クロック
とビット・クロックによりディジタル音声のデータの読
み出しを制御する読み出し制御回路からなる構成を有し
ている。

【００２９】

【作用】本発明は上記した構成により、ディジタル音声
のサンプリング・クロックをディジタル映像信号のサン
プリング・クロックで非同期サンプリングした信号の情
報をディジタル音声のデータとあわせて伝送するため、
ディジタル音声のサンプリング周波数の情報も伝送され
る。よって、ディジタル音声信号のサンプリング・クロ
ックやビット・クロックがデータ受信装置で再生できる
ため、ディジタル映像信号とディジタル音声信号が全く
非同期であっても伝送することができる。

【００３０】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００３１】図１は本発明の第１の実施例におけるデー
タ送信装置のブロック図を示すものである。図１におい
て、１０１はディジタル音声のデータを記憶するメモ
リ、１０２はメモリの書き込み制御回路、１０３はメモ
リの読み出し制御回路、１０４はディジタル音声のサン
プリング・クロックをディジタル映像のサンプリング・
クロックで非同期サンプリングをする非同期サンプリン
グ回路、１０５は入力されるディジタル映像のデータの
取り得る値を制限するリミッタ、１０６は非同期サンプ
リング回路１０４の出力信号のタイミングで音声用通信
同期信号をディジタル音声のデータに付加し、このディ
ジタル音声のデータとディジタル映像のデータと映像用
通信同期信号を多重し、１ビットのシリアル信号に変換
する多重回路である。

【００３２】以上のように構成された本実施例のデータ
送信装置について、以下その動作について説明する。

【００３３】まず、ディジタル音声データ入力端子１０
７より入力されたディジタル音声のデータは順次メモリ
１０１に書き込まれる。

【００３４】メモリ１０１はＦＩＦＯとなっており、先
に書き込まれたデータから順にデータが読み出され１ビ
ットのディジタル音声のデータを出力している。

【００３５】書き込み制御回路１０２では、ディジタル
音声ビット・クロック入力端子１０９より入力されたデ
ィジタル音声のビット・クロック（３．０７２０００Ｍ
Ｈｚ）と、ディジタル音声サンプリング・クロック入力
端子１１０より入力されたディジタル音声サンプリング
・クロック（４８．０００００ｋＨｚ）から、ディジタ
ル音声データ入力端子１０７より入力された信号のうち
データの存在する時間的位置を認識し、データの存在す
る期間だけ書き込むようにメモリ１０１の書き込み制御
を行っている。ディジタル音声信号は図７に示すような
タイミングで入力されており、ディジタル音声サンプリ
ング・クロックの半周期毎に２０ビットのデータを書き
込んでいる。

【００３６】非同期サンプリング回路１０４では、ディ
ジタル音声サンプリング・クロック入力端子１１０より
入力されたディジタル音声サンプリング・クロックが、
ディジタル映像サンプリング・クロック入力端子１１１
より入力されたディジタル映像サンプリング・クロック
（１４．３１８１８ＭＨｚ）の立ち上がりのタイミング
で取り込まれ、ディジタル映像のサンプリング周期を１
単位として変化する信号、すなわちディジタル音声サン
プリング信号となる。ただし、１４．３１８１８ＭＨｚ
で非同期サンプリングを行うため、ディジタル音声サン
プリング信号は最大６９．８ｎｓの波形歪が発生する。
これをクロックとしてみた場合、±３４．９ｎｓのジッ
タを持つことになる。また具体的には、非同期サンプリ
ング回路１０４はＤフリップ・フロップ１個で構成され
ている。

【００３７】読み出し制御回路１０３では、非同期サン
プリング回路１０４出力であるディジタル音声サンプリ
ング信号の変化する毎（立ち上がりと立ち下がり）に、
ディジタル映像サンプリング・クロックを用いて２０ビ
ット分読み出している。

【００３８】リミッタ１０５では、ディジタル映像デー
タ入力端子１１２より入力される量子化９ビットのデー
タに対し、１ＦＦｈおよび０００ｈを禁止し、上限値１
ＦＥｈ・下限値００１ｈとなるように符号変換してディ
ジタル映像のデータを出力している。

【００３９】多重回路１０６では、まず図２のタイミン
グ図に示すように、メモリ１０１出力の１ビットのディ
ジタル音声のデータの先頭に音声用通信同期信号が付加
される。ディジタル音声サンプリング信号の変化する毎
にメモリ１０１から読み出されるディジタル映像サンプ
リング・クロックの２０タイムスロット分の音声データ
に対し、その直前４タイムスロットは'Ｈ'レベルに、さ
らにその前の２４タイムスロットは'Ｌ'レベルにし、計
２８タイムスロットの音声用通信同期信号を付加させ
る。なお、２０タイムスロットの音声データ、２８タイ
ムスロットの音声用通信同期信号以外の区間は'Ｌ'レベ
ルにしている。

【００４０】そして音声用通信同期信号を付加させたデ
ィジタル音声のデータ１ビットと、リミッタ１０５出力
のディジタル映像のデータ９ビットと、映像用通信同期
信号を図３のビット・マップに示すように１０ビット信
号に多重し、さらに１ビット・シリアル信号に変換して
送信出力端子１０８に出力している。

【００４１】図３のビット・マップは映像信号１ライン
分の１０ビット・９１０サンプルの割り当てを示したも
ので、映像用通信同期信号は映像信号の水平同期期間に
挿入され、映像用通信同期信号はディジタル映像信号の
９１０サンプル毎に挿入されることになる。映像用通信
同期信号は３ＦＦｈ、０００ｈ、０００ｈ、０００ｈ
（各１０ビット）を用いており、リミッタ１０５で禁止
した値を用いているため、映像用通信同期信号の位置以
外ではこのパターンは現れないようになっている。

【００４２】また多重回路１０６は、音声通信同期信号
付きのディジタル音声のデータの出力タイミングと映像
通信同期信号の出力タイミングが一致した場合は、映像
通信同期信号を優先して出力するよう制御しており、そ
の分音声用通信同期信号付きのディジタル音声のデータ
は遅延させ、映像通信同期信号の期間をとばして出力し
ている。

【００４３】さらに多重回路１０６は、映像用通信同期
信号の期間にはメモリ１０１からディジタル音声のデー
タを読み出さないように映像用通信同期位置信号を読み
出し制御回路１０３に出力している。

【００４４】図４は本発明の第２の実施例におけるデー
タ受信装置のブロック図を示すものである。図４におい
て、１１３は受信信号からディジタル映像データ、音声
用通信同期信号を含んだディジタル音声データを分離
し、さらに音声用通信同期信号を含んだディジタル音声
データから音声用通信同期検出信号を出力する分離回
路、１１４はディジタル音声のデータを記憶するメモ
リ、１１５はメモリ１１４の書き込みを制御する書き込
み制御回路、１１６はメモリ１１４の読み出しを制御す
る読み出し制御回路、１１７は分離回路１１３出力の音
声用通信同期検出信号を１２８分周する分周器、１１８
はディジタル音声のサンプリング・クロックとビット・
クロックを出力するＰＬＬ回路である。

【００４５】以上のように構成された本実施例のデータ
受信装置について、以下その動作について説明する。

【００４６】まず、受信入力端子１１９より入力された
１ビット・シリアルの受信信号は、分離回路１１３で映
像用通信同期信号の検出を行って、ディジタル映像のデ
ータ、音声用通信同期信号を含んだディジタル音声のデ
ータに分離される。ただし、映像通信同期信号の存在し
ていた期間のディジタル映像のデータは水平同期期間の
レベルになるようデータ置き換えを施している。そし
て、分離されたディジタル映像のデータは、ディジタル
映像データ出力端子１２４に出力され、ディジタル音声
のデータからは、さらに音声用通信同期信号の検出が行
われ、検出の時間的位置を示し、ディジタル映像サンプ
リング・クロックの１周期だけ'Ｈ'レベルになる音声用
通信同期検出信号を書き込み制御回路１１５と分周器１
１７に出力し、音声データ部分のみをメモリ１１４に出
力している。

【００４７】分周器１１７では、分離回路１１３出力の
音声用通信同期検出信号（９６．０００００ｋＨｚ）
が、分離回路１１３出力のディジタル映像サンプリング
・クロックで１２８分周されて７５０．００００Ｈｚの
クロックとなって出力している。

【００４８】ＰＬＬ回路１１８では、分周器１１７出力
のクロック（７５０．００００Ｈｚ）を基準に位相周波
数比較が行われ、７５０．００００Ｈｚの整数倍周波数
である４８．０００００ｋＨｚのクロックをディジタル
音声サンプリング・クロック出力端子１２２に、３．０
７２０００ＭＨｚのクロックをディジタル音声ビット・
クロック出力端子１２１に出力している。

【００４９】メモリ１１４はＦＩＦＯであり、分離回路
１１３出力のディジタル音声データが順次書き込まれ、
先に書き込まれたデータから順に読み出され、ディジタ
ル音声データ出力端子１２０に出力される。

【００５０】書き込み制御回路１１５では、分離回路１
１３出力のディジタル映像サンプリング・クロックと音
声用通信同期検出信号により、メモリ１１４の書き込み
制御を行っている。音声用通信同期検出信号が立ち上が
る毎に２０ビットのデータを書き込んでいる。

【００５１】読み出し制御回路１１６では、ＰＬＬ回路
１１８出力のディジタル音声のサンプリング・クロック
とビット・クロックより図７に示すようなタイミングで
データが出力するようメモリ１１４の読み出し制御を行
っている。

【００５２】以上のように本実施例によれば、データ送
信装置にディジタル音声サンプリング・クロックをディ
ジタル映像サンプリング・クロックで非同期サンプリン
グする非同期サンプリング回路１０４と、非同期サンプ
リング回路１０４の出力信号のタイミングで音声用通信
同期信号をディジタル音声のデータに付加し、このディ
ジタル音声のデータとディジタル映像のデータと映像用
通信同期信号を多重し、１ビットのシリアル信号に変換
する多重回路１０６を設け、データ受信装置に音声用通
信同期検出信号を出力する分離回路１１３を設けること
によって、ディジタル音声のためのビット・クロックお
よびサンプリング・クロックを外部からデータ送信装置
に供給できるようになった。すなわち、ディジタル映像
信号と同期していないディジタル音声信号であっても正
確に伝送することが可能となった。

【００５３】また、非同期サンプリング回路１０４出力
のディジタル音声サンプリング信号は、最大ディジタル
映像サンプリング・クロックの１周期分、すなわち６
９．８ｎｓの波形歪を持っている。そして、分離回路１
１３出力の音声用通信同期位置信号では、映像用通信同
期信号とタイミングが一致した場合、ディジタル映像サ
ンプリング・クロックの４周期分遅延してしまうので、
データ受信装置での音声用通信同期検出信号を９６．０
００００ｋＨｚのクロックとしてみた場合、最大３４９
ｎｓ（ディジタル映像サンプリング・クロックの５周期
分）の波形歪を持っている。すなわち、±１９７ｎｓの
ジッタとなるので、このためのクロック精度としては±
９４５６ｐｐｍ（±１９７×１０^-9×４８×１０³ ≒±
９４５６×１０^-6）である。しかし、分周器１１７で１
２８分周しても最大３４９ｎｓの波形歪は変わらないた
め、１２８分周した７５０．００００Ｈｚのクロック精
度は±１４８ｐｐｍ（±１９７×１０^-9×７５０≒±１
４８×１０^-6）となり、精度が良くなる。この分周器１
１７出力のクロックを基準としてＰＬＬ回路１１８でデ
ィジタル音声のサンプリング・クロックとビット・クロ
ックを発生させているので、分周器１１７を用いること
によってクロックの精度が向上することができた。

【００５４】なお、第２の実施例では分周器１１７の分
周比を１２８としたが、さらに分周比を大きくすること
によってＰＬＬ回路１１８出力のディジタル音声信号の
サンプリング・クロックやビット・クロックの精度を上
げることができる。

【００５５】また、本実施例（第１の実施例および第２
の実施例）では４８ｋＨｚサンプリングのディジタル音
声信号を伝送したが、ＰＬＬ回路１１８のクロック周波
数を変更するだけで３２ｋＨｚサンプリングや４４．１
ｋＨｚサンプリングのディジタル音声信号を伝送するこ
とも可能である。

【００５６】さらに、本実施例（第１の実施例および第
２の実施例）では４８ｋＨｚサンプリング・２０ビット
量子化・２チャンネルのディジタル音声信号を伝送した
が、ディジタル音声データを多重し、シリアル１ビット
信号に変換すれば、さらに多チャンネル（例えば４チャ
ンネル）のディジタル音声信号を伝送できることは明か
である。

【００５７】

【発明の効果】以上のように本発明のデータ送信装置と
データ受信装置は、データ送信装置にディジタル音声サ
ンプリング・クロックをディジタル映像サンプリング・
クロックで非同期サンプリングする非同期サンプリング
回路と、非同期サンプリング回路の出力信号であるディ
ジタル音声サンプリング信号のタイミングで通信同期信
号をディジタル音声データに付加させ、ディジタル映像
データとともに多重する多重回路を設け、データ受信装
置にディジタル音声データから通信同期の時間的位置を
示す検出信号を出力する分離回路を設けることによっ
て、ディジタル映像信号と同期していないディジタル音
声信号であっても正確に伝送することができ、様々なデ
ィジタル映像音響機器を接続することを考えれば、実用
的効果は大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるデータ送信装置
の構成を示すブロック図

【図２】同第１の実施例の動作説明に供する信号の一例
を示すタイミング図

【図３】同第１の実施例におけるデータ送信装置のパラ
レル１０ビットに多重したときのビット割り当てを示す
ビット・マップ

【図４】本発明の第２の実施例におけるデータ受信装置
の構成を示すブロック図

【図５】従来例におけるデータ送信装置の構成を示すブ
ロック図

【図６】同従来例におけるＰＬＬ回路の構成を示すブロ
ック図

【図７】同従来例の動作説明に供する信号の一例を示す
タイミング図

【図８】同従来例における映像信号送信装置のパラレル
８ビットに多重したときのビット割り当てを示すビット
・マップ

【図９】従来例におけるデータ受信装置の構成を示すブ
ロック図

【符号の説明】

１０１, １１４, ２０１, ２１５ メモリ １０２, １１５, ２０２, ２１６ 書き込み制御回路 １０３, １１６, ２０３, ２１７ 読み出し制御回路 １０４ 非同期サンプリング回路 １０５, ２０６ リミッタ １０６, ２０７ 多重回路 １１３, ２１４ 分離回路 １１７, ２０５, ２１８, ３０５ 分周器 １１８, ２０４, ２１９ ＰＬＬ回路 １０８, ２１３ 送信出力端子 １１９, ２２０ 受信入力端子 １０７, ２０８ ディジタル音声データ入力端子 １０９ ディジタル音声ビット・クロック入力端子 １１０ ディジタル音声サンプリング・クロック入力端
子 １１１, ２１１ ディジタル映像サンプリング・クロッ
ク入力端子 １１２, ２１２ ディジタル映像データ入力端子 １２０, ２２１ ディジタル音声データ出力端子 １２１, ２１０, ２２２, ３０７ ディジタル音声ビッ
ト・クロック出力端子 １２２, ２０９, ２２３, ３０６ ディジタル音声サン
プリング・クロック出力端子 １２３, ２２４ ディジタル映像サンプリング・クロッ
ク出力端子 １２４, ２２５ ディジタル映像データ出力端子 ３０１ 基準クロック入力端子 ３０２ 位相周波数比較回路 ３０３ 低域通過フィルタ ３０４ 電圧制御発振器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ディジタル音声のデータを記憶するメモ
   リと、 ディジタル音声のデータを取り込むためのビット・クロ
   ックとディジタル音声のサンプリング・クロックによ
   り、前記メモリのデータ書き込みを制御する書き込み制
   御回路と、 前記ディジタル音声のサンプリング・クロックをディジ
   タル映像のサンプリング・クロックのタイミングで取り
   込み、ディジタル映像のサンプリング周期単位で変化す
   る信号を出力する非同期サンプリング回路と、 前記非同期サンプリング回路出力信号と、前記ディジタ
   ル映像のサンプリング・クロックにより前記メモリか
   ら、前記ディジタル映像のサンプリング・クロックのｍ
   周期分（ｍは１以上の整数）を１ブロックとしてデータ
   を読み出す読み出し制御回路と、 前記非同期サンプリング回路出力信号により、前記メモ
   リ出力のディジタル音声のデータの読み出しブロック毎
   に通信同期信号を付加し、ディジタル映像のデータと多
   重して送信する多重回路とを備えたデータ送信装置。
2. 【請求項２】 受信した信号からディジタル映像のデー
   タと通信同期信号を含んだディジタル音声のデータとを
   分離し、通信同期信号を含んだディジタル音声のデータ
   から通信同期信号を検出し、通信同期信号以外のディジ
   タル音声信号のデータと通信同期検出信号とディジタル
   映像信号のデータを出力する分離回路と、 前記分離回路出力のディジタル音声のデータを記憶する
   メモリと、 前記分離回路出力の通信同期検出信号とディジタル映像
   のサンプリング・クロックにより前記メモリのデータ書
   き込みを制御する書き込み制御回路と、 前記分離回路出力のディジタル映像のサンプリング周期
   単位で変化する通信同期検出信号をｎ分周（ｎは１以上
   の整数）し分周クロックを出力する分周器と、 前記分周出力の分周クロックを基準としてディジタル音
   声のサンプリング・クロックとビット・クロックを出力
   するＰＬＬ回路と、 前記ＰＬＬ回路出力のディジタル音声のサンプリング・
   クロックとビット・クロックによりディジタル音声のデ
   ータの読み出しを制御する読み出し制御回路とを備えた
   データ受信装置。