CN115498998B - 一种基于相位误差自动校正的高频晶体振荡器 - Google Patents

一种基于相位误差自动校正的高频晶体振荡器 Download PDF

Info

Publication number
CN115498998B
CN115498998B CN202211419950.9A CN202211419950A CN115498998B CN 115498998 B CN115498998 B CN 115498998B CN 202211419950 A CN202211419950 A CN 202211419950A CN 115498998 B CN115498998 B CN 115498998B
Authority
CN
China
Prior art keywords
signal
phase
frequency
output
pole double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211419950.9A
Other languages
English (en)
Other versions
CN115498998A (zh
Inventor
王子轩
王鑫
蔡志匡
殷允金
张文京
谢祖帅
姚佳飞
郭宇锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd, Nanjing University of Posts and Telecommunications filed Critical Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Priority to CN202211419950.9A priority Critical patent/CN115498998B/zh
Publication of CN115498998A publication Critical patent/CN115498998A/zh
Application granted granted Critical
Publication of CN115498998B publication Critical patent/CN115498998B/zh
Priority to PCT/CN2023/083227 priority patent/WO2024103589A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于相位误差自动校正的高频晶体振荡器，包括高频晶体、负载电容、两个单刀双掷开关、环形振荡器、8分频电路、扭环形计数器、峰值检测器、缓冲器、数字模块、多路选择器和放大器，本发明在电路对高频晶体进行能量注入的同时，检测注入信号与晶体振荡信号之间的相位误差并自动校正，使相位误差始终小于45°。本发明保证了高频晶体内部能量持续高效的线性增长，大大降低晶体达到稳定振荡幅度所需的启动时间，实现快速启动；且基于相位误差自动校正技术，本发明在极大地降低启动时间的同时，大幅降低了产生能量注入信号的信号源频率精度要求，本发明显著地提升了芯片良率。

Description

一种基于相位误差自动校正的高频晶体振荡器
技术领域
本发明属于集成电路技术领域。
背景技术
晶体振荡器在集成电路中有着广泛的应用，是锁相环系统倍频操作的基础部件，其启动时间影响了整个系统的数据收发时间间隔，对于采用占空比工作方式的系统功耗具有决定性作用。随着集成电路的飞速发展与低功耗应用场景的普及，设计一款快速启动的高频晶体振荡器至关重要。
目前，快速启动高频晶体振荡器的结构主要分为两种，一种是基于传统跨导放大器的高频晶体振荡器，另一种是基于能量注入的快速启动高频晶体振荡器。其中，基于传统跨导放大器的快速启动高频晶体振荡器的启动主要依赖电路的负阻，同时辅以负载调节技术，使高频晶体在启动过程中获得较大的环路增益以实现快速启动，但是，该方法的实施受限于晶体的初始能量状态，跨导放大器需要将晶体中微弱的噪声信号进行放大与选频，即使有其他辅助技术，其启动时间也只能相对减小，无法实现大幅降低。基于能量注入的快速启动高频晶体振荡器采用能量注入的方式在较短的时间内帮助晶体建立能量状态并完成选频，在晶体振幅达到预期振幅之后，断开能量注入，将晶体与放大器相连，用于维持晶体的稳态振荡。
能量注入方案是目前主流的快速启动方案，与传统放大器相比，能量注入的优点在于，能够大幅降低晶体选频放大的时间，短时间内能量增长快，大幅降低启动时间。但是，目前大多数能量注入都采用双端注入方式，即在晶体的两端进行差分注入，由于注入过程中晶体两端均为方波注入信号，在注入结束之前，注入效果无法确定，因此目前主流的能量注入方法具有盲目性，无法在注入过程中实时监测注入情况，无法判断注入是否有效，无法判断最优注入持续时间。此外，能量注入效率与注入信号和振荡信号之间的相位误差相关，当相位误差大于45°，能量注入效率明显降低。由于注入信号频率和振荡频率不可能精确相等，它们之间的频率差会导致相位误差随时间的累积，目前的主流能量注入方案，能量注入时间都受限于注入信号频率和振荡频率之间的频率差，对于较大的频率误差，晶体从能量注入过程获取的能量极小，原因是较大的频率差意味着快速的相位误差累积与较少的能量注入。
发明内容
发明目的：为了解决上述现有技术存在的问题，本发明提供了一种基于相位误差自动校正的高频晶体振荡器。
技术方案：本发明提供了一种基于相位误差自动校正的高频晶体振荡器，包括高频晶体、第一、第二负载电容、环形振荡器、8分频电路、扭环形计数器、峰值检测器、缓冲器、数字模块、多路选择器、放大器以及第一、第二单刀双掷开关；将高频晶体一端记为XOIN，另一端记为XOOUT；所述第一单刀双掷开关的不动端与高频晶体XOIN端连接，第一单刀双掷开关的第一动端连接多路选择器，第二动端连接第一电容的一端和放大器的输入端；所述第二单刀双掷开关的不动端与高频晶体的XOOUT端连接，第二单刀双掷开关的第一动端连接峰值检测器，第二动端连接第二电容的一端和放大器的输出端，第一、第二电容的另外一端均接地；
在启动高频晶体振荡器时，采用数字模块产生开关控制信号ENINJ，控制第一单刀双掷开关的不动端连接第一单刀双掷开关的第一动端，控制第二单刀双掷开关的不动端连接第二单刀双掷开关的第一动端；同时所述环形振荡器产生方波信号F64×，并将该方波信号传送至8分频电路和峰值检测器；8分频电路对方波信号进行分频，产生一个分频信号F8×，并将F8×传送至扭环形计数器，所述扭环形计数器对F8×进行再分频，产生8个频率相同相位不同的信号Phase[7:0]，并将信号Phase[7:0]传送至多路选择器中；所述峰值检测器还接受高频晶体XOOUT端输出的信号PKDIN，所述峰值检测器以方波信号F64×作为高频工作时钟，通过输出脉冲信号PKDOUT反映信号PKDIN的峰值位置，并将脉冲信号PKDOUT传送至缓冲器中，所述缓冲器扩展脉冲信号PKDOUT的负脉宽，得到扩展后的脉冲信号BUFFOUT，并将BUFFOUT传送至数字模块；所述数字模块产生初始的控制信号EN[7:0]，该控制信号为8位控制信号，所述数字模块通过判别信号PDIN和信号BUFFOUT之间的边沿关系，对控制信号EN[7:0]进行切换，并将切换后的控制信号EN[7:0]传送至多路选择器；所述多路选择器根据方波信号F64×频率的大小以及控制信号EN[7:0]，在信号Phase[7:0]中选择一个信号并记为信号PDIN输入至数字模块；多路选择器还根据控制信号EN[7:0]在信号Phase[7:0]中选择一个信号作为注入信号通过第一单刀双掷开关注入至高频晶体的XOIN端，该注入信号通过高频晶体耦合到XOOUT端，并与高频晶体产生的高频振荡信号FOSC在XOOUT端叠加后得到信号PKDIN，信号PKDIN通过第二单刀双掷开关输入至峰值检测器；
在维持阶段，控制信号ENINJ控制第一单刀双掷开关的不动端与第一单刀双掷开关的第二动端连接，控制第二单刀双掷开关的不动端与第二单刀双掷开关的第二动端连接。
进一步的，所述扭环形计数器包括第一~四触发器；第一~四触发器均为D触发器，均具有数据输入端，时钟控制端，第一输出端和第二输出端，所述第二输出端输出的信号为第一输出端输出信号的反相信号；所述第一~四触发器的时钟控制端均连接信号F8×；
第一触发器的数据输入端连接第四触发器的第一输出端，第一触发器第一输出端输出的信号作为Phase[7:0]中的第一位信号记为Phase[0]，并连接第二触发器的数据输入端；第二触发器第一输出端输出的信号作为Phase[7:0]中的第二位信号记为Phase[1]，并连接第三触发器的数据输入端；第三触发器的第一输出端输出的信号作为Phase[7:0]中的第三位信号记为Phase[2]，并与第四触发器的数据输入端连接；第四触发器的第一输出端输出的信号作为Phase[7:0]中的第四位信号记为Phase[3]；第一~四触发器的第二输出端输出的信号依次作为Phase[7:0]中的第五、第六、第七以及第八位信号，依次记为Phase[4]、Phase[5]、Phase[6]、Phase[7]；信号Phase[j]的相位超前信号Phase[j+1]的相位45°，j=0,1,2,…6。
进一步的，所述峰值检测器包括动态比较器、第三电容、PMOS管、NMOS管和电流源；所述动态比较器的反相输入端作为峰值检测器的输入端连接信号PKDIN；动态比较器的同相输入端与NMOS管的漏极以及第三电容的一端连接；所述NMOS管的源极和第三电容另外一端均接地；动态比较器的输出端作为峰值检测器的输出端与PMOS管的栅极连接，所述PMOS管的源极通过电流源与电源电压VDD连接，PMOS管的漏极连接第三电容的一端；所述动态比较器的时钟输入信号为信号F64×。
进一步的，所述多路选择器根据控制信号EN[7:0]在信号Phase[7:0]中选择一个信号作为注入信号具体为：当信号EN[7:0]中第i位信号EN[i]为1时，则在信号Phase[7:0]中选择第i个信号Phase[i]作为注入信号，0≤i≤7。
进一步的，所述数字模块还通过判别信号PDIN和信号BUFFOUT之间的边沿关系，对8位控制信号EN[7:0]进行切换具体为：
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]=1，且F64×>64×FOSC时，数字模块在PDIN的指定上升沿处检测信号BUFFOUT的值，若BUFFOUT为1，则将EN[i]置0，同时将EN[i+1]置1，如果i=7时，则将EN[7]置0，同时将EN[0]置1；若BUFFOUT为0，则EN[i]=1保持不变；0≤i≤7；
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]=1，且F64×<64×FOSC时，数字模块在PDIN的指定下降沿处检测BUFFOUT的值，若BUFFOUT为1，则EN[i]=1保持不变，若BUFFOUT为0，则将EN[i]置0，同时将EN[i-1]置1，如果i=0，则将EN[0]置0，EN[7]置1；
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]=1，且F64×=64×FOSC时，则在启动高频晶体振荡器的过程中，一直保持EN[i]=1不变。
进一步的，所述多路选择器根据方波信号F64×频率的大小以及控制信号EN[7:0]，在信号Phase[7:0]中选择一个信号并记为信号PDIN具体为：
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]=1，且F64×>64×FOSC时，多路选择器在信号Phase[7:0]中选择第i+1个信号Phase[i+1]作为信号PDIN，如果i=7，多路选择器选择信号Phase[0]作为信号PDIN；0≤i≤7；
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]=1，且F64×＜64×FOSC时，多路选择器选择信号Phase[i-1]作为信号PDIN；如果i=0，多路选择器选择信号Phase[7]作为信号PDIN。
进一步的，所述数字模块还接受注入信号PhaseSEL，在启动高频晶体振荡器时，开关控制信号ENINJ为1，并对PhaseSEL信号的下降沿进行计数，当计数值到达预设的次数，则数字模块将ENINJ置0。
有益效果：本发明采用单端注入，能够实时检测注入情况，能够避免注入的盲目性，保证持续高效的能量注入与较大的振幅；同时，结合目前注入技术对于注入源频率精度的要求，本发明提供了相位误差自动校正技术，即使对于较大的频率误差，也能通过自动校正相位误差的技术，使相位误差始终保持在45°以内，延长有效注入时间并保证高效的能量注入，大幅降低了产生能量注入信号的信号源频率精度要求，打破了以往注入信号源频率精度对于高频晶体启动时间的严格限制，从而降低了高频晶体振荡器电路片上注入信号源设计和校准的精度要求，显著地提升了芯片良率。
附图说明
图1为本发明的整体电路图；
图2为本发明扭环形计数器电路图；
图3为本发明峰值检测器电路图；
图4为本发明高频晶体振荡器频率为24MHz且环形振荡器频率为1.54368GHz（>64×24MHz）时，环形振荡器、8分频电路和扭环形计数器的仿真波形图；
图5为本发明高频晶体振荡器频率为24MHz且环形振荡器频率为1.54368GHz（>64×24MHz）时，数字模块检测相位误差的工作时序仿真波形图；
图6为本发明高频晶体振荡器频率为24MHz且环形振荡器频率为1.54368GHz（>64×24MHz）时，数字模块按预设逻辑不断变更注入信号相位控制字的仿真波形图；
图7为本发明高频晶体振荡器频率为24MHz且环形振荡器频率为1.54368GHz（>64×24MHz）时，高频晶体两端与放大器两端的仿真波形图；
图8为本发明高频晶体振荡器频率为24MHz且环形振荡器频率为1.52832GHz（＜64×24MHz）时，环形振荡器、8分频电路和扭环形计数器的仿真波形图；
图9为本发明高频晶体振荡器频率为24MHz且环形振荡器频率为1.52832GHz（＜64×24MHz）时，数字模块检测相位误差的工作时序仿真波形图；
图10为本发明高频晶体振荡器频率为24MHz且环形振荡器频率为1.52832GHz（＜64×24MHz）时，数字模块按预设逻辑不断变更注入信号相位控制字的仿真波形图；
图11为本发明高频晶体振荡器频率为24MHz且环形振荡器频率为1.52832GHz（＜64×24MHz）时，高频晶体两端与放大器两端的仿真波形图。
具体实施方式
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
如图1所示，本实施例提供一种基于相位误差自动校正的高频晶体振荡器，包括高频晶体、负载电容CL1和CL2、环形振荡器RO、8分频电路、扭环形计数器、峰值检测器、缓冲器Buffer、数字模块、多路选择器MUX和放大器；所述高频晶体为二端元件，用于精确产生频率为FOSC的高频振荡信号，其左端为XOIN用于注入能量，其右端为XOOUT用于检测相位；所述负载电容CL1和CL2均为二端元件，用于校准高频晶体的振荡频率，CL1下极板接地，CL1上极板与放大器输入端AMPIN相连，CL2下极板接地，CL2上极板与放大器输出端AMPOUT相连；所述单刀双掷开关SW1和SW2用于切换能量注入和维持振荡两种模式，SW1的不动端与高频晶体XOIN端相连，SW1上动端与多路选择器MUX其中一个输出端相连，SW1下动端与CL1上极板和放大器输入端AMPIN相连，SW2的不动端与高频晶体晶体XOOUT端相连，SW2上动端与峰值检测器输入端相连，SW2下动端与CL2上极板和放大器输出端AMPOUT相连；所述环形振荡器RO用于产生频率约为64×FOSC的方波信号F64×，其输出端与8分频电路的输入端和峰值检测器的一个输入端相连；所述8分频电路用于对输入信号F64×进行分频（本实施例中8分频电路由3个2分频电路级联得到），8分频电路的输出端输出一个分频信号F8×，8分频电路的输出端与扭环形计数器输入端相连；所述扭环形计数器用于对输入信号再次进行分频，并且输出8个频率相同相位不同的信号Phase[7:0]，扭环形计数器输出端输出的信号Phase[7:0]与多路选择器MUX的8个输入端相应相连，成为MUX的待选信号；所述峰值检测器用于检测输入信号的峰值，峰值检测器的输入信号为高频晶体XOOUT输出信号PKDIN和RO输出的信号F64×，峰值检测器检测的是信号PKDIN的峰值，所述峰值检测器以方波信号F64×作为高频工作时钟，通过输出脉冲信号PKDOUT反映信号PKDIN的峰值位置，并将脉冲信号PKDOUT传送至缓冲器中；所述缓冲器Buffer用于扩展信号PKDOUT的负脉宽，便于数字模块处理，缓冲器Buffer得到扩展后的脉冲信号BUFFOUT，并将BUFFOUT传送至数字模块；所述数字模块用于鉴别注入信号与振荡信号之间的相位误差并控制高频晶体的注入时序，数字模块的输入信号为缓冲器Buffer的输出信号BUFFOUT、多路选择器MUX的输出信号PDIN，PhaseSEL和从外部输入的注入次数控制字C[9:0]，数字模块的一个输出端输出开关控制信号ENINJ，开关控制信号ENINJ与单刀双掷开关SW1和SW2的控制端相连，另外一个输出端输出多比特控制字（也即控制信号）EN[7:0]，该多比特控制字EN[7:0]与多路选择器MUX电路的一个输入端相连；所述多路选择器根据方波信号F64×频率的大小以及控制信号EN[7:0]，在信号Phase[7:0]中选择一个信号并记为信号PDIN输入至数字模块，参与控制数字模块的输出信号EN[7:0]；多路选择器还根据控制信号EN[7:0]在信号Phase[7:0]中选择一个信号作为注入信号通过第一单刀双掷开关注入至高频晶体振荡器的XOIN端，用于启动高频晶体。所述放大器用于维持晶体快速启动后的稳定振荡，输入端与、CL1的上极板和SW1的下动端相连，输出端与CL2的上极板和SW2的下动端相连。
如图2所示，所述扭环形计数器包括4个D触发器DFF1～DFF4；每个D触发器均具有数据输入端D，时钟控制端C，第一输出端Q和第二输出端Qn，所述第二输出端输出的信号为第一输出端输出信号的反相信号；第一~四触发器的时钟控制端均连接信号F8×。
所述第一D触发器DFF1的数据输入端D1与第四D触发器DFF4的第一输出端Q4相连，时钟控制端C1与8分频电路输出信号F8×相连，第一输出端Q1与第二D触发器DFF2的数据输入端D2相连并且作为输出信号Phase[0]，第一D触发器的第二输出端Qn1作为输出信号Phase[4]；所述第二D触发器DFF2的数据输入端D2与第一D触发器DFF1的第一输出端Q1相连，时钟控制端C2与8分频电路输出信号F8×相连，第一输出端Q2与第三D触发器DFF3的数据输入端D3相连并且作为输出信号Phase[1]，第二输出端Qn2作为输出信号Phase[5]；所述第三D触发器DFF3的数据输入端D3与第二D触发器DFF2的第一输出端Q2相连，时钟控制端C3与8分频电路输出信号F8×相连，第一输出端Q3与第四D触发器DFF4的数据输入端D4相连并且作为输出信号Phase[2]，第二输出端Qn3作为输出信号Phase[6]；所述第四D触发器DFF4的数据输入端D4与第三D触发器DFF3的第一输出端Q3相连，时钟控制端C4与8分频电路输出信号F8×相连，第一输出端Q4与第一D触发器DFF1的数据输入端D1相连并且作为输出信号Phase[3]，第二输出端Qn4作为输出信号Phase[7]；4个D触发器完成对输入信号F8×的8分频，同时产生8路同频异相信号Phase[7:0]，频率约为FOSC，信号Phase[j]的相位超前信号Phase[j+1]的相位45°，j=0,1,2,…6。
如图3所示，所述峰值检测器包括动态比较器DCMP、电容CPKD、PMOS管M1、NMOS管M2和电流源Iref。
所述动态比较器的输入端A（反相输入端）即为峰值检测器的输入端，动态比较器的输入端B（同相输入端）与NMOS管M2的漏极、电容CPKD的上极板、PMOS管M1的漏极相连，RO输出信号F64×作为动态比较器的时钟输入信号，动态比较器的输出端与PMOS管M1的栅极相连并且作为峰值检测器的输出端；所述电容CPKD的下极板接地，上极板与动态比较器的输入端B、NMOS管M2的漏极、PMOS管M1的漏极相连；所述PMOS管M1的栅极与动态比较器DCMP的输出端相连，漏极与电容CPKD的上极板、动态比较器的输入端B以及NMOS管M2的漏极相连，源极与电流源Iref的下端相连；所述NMOS管M2的栅极连接复位信号RST，漏极与电容CPKD的上极板、动态比较器的输入端B以及PMOS管M1的漏极相连，源极接地；所述电流源Iref的上端连接电源电压VDD，下端连接PMOS管M1的源极。所述峰值检测器检测输入信号PKDIN的峰值大小，此外，由于高频工作时钟F64×，峰值检测器能够以脉冲信号PKDOUT精准反映峰值位置。
按照功耗与检测精度等方面的考量，峰值检测器工作频率可变，可根据具体需求，将峰值检测器设置为每1或2或4个周期对峰值进行一次检测。
所述多路选择器MUX的待选信号Phase[7:0]由扭环形计数器提供，控制信号EN[7:0]由数字模块提供；控制信号EN[7:0]与待选信号Phase[7:0]一一对应，即EN[i]（0≤i≤7）控制Phase[i]（0≤i≤7）信号的通断，当EN[i]=1（0≤i≤7），多路选择器选择Phase[i]作为注入信号PhaseSEL。
多路选择器的另一输出端PDIN不仅取决于控制信号EN[7:0]，还取决于RO输出频率F64×的大小，F64×约为晶体振荡频率FOSC的64倍，但两者并不精确相等；信号PDIN的输出规则如下：
本实施例中在初始时刻给定数字模块输出一个初始的控制信号EN[7:0]为：10000000，也即EN[0]=1，其余的为0。
若当前时刻EN[i]=1（0≤i≤6）且F64×>64×FOSC时，多路选择器选择Phase[i+1]作为输出PDIN，特殊的；当EN[7]=1且F64×>64×FOSC时，多路选择器选择Phase[0]作为输出PDIN。若当前时刻EN[i]=1（1≤i≤7）且F64×＜64×FOSC时，多路选择器选择Phase[i-1]作为输出PDIN；特殊的，当EN[0]=1且F64×＜64×FOSC时，多路选择器选择Phase[7]作为输出PDIN；需要注意的是，本实施例中EN[7:0]同一时刻最多只有一位控制字置1，其余均为0。
所述数字模块判别输入信号BUFFOUT和PDIN之间的边沿关系；由于BUFFOUT是对XOOUT输出信号PKDIN的波形进行峰值检测所得，反映了PKDIN，即晶体振荡信号的相位信息，PDIN是与注入信号PhaseSEL相差45°的信号，间接包含了注入信号PhaseSEL的相位信息，数字模块可以通过判别输入信号BUFFOUT和PDIN之间的边沿关系来鉴别注入信号PhaseSEL与振荡信号PKDIN之间的相位误差；当数字模块检测到注入信号PhaseSEL与振荡信号PKDIN之间的相位差达到45°时，数字模块变动EN[7:0]取值，按照预设的逻辑从Phase[7:0]中选出信号赋值给注入信号PhaseSEL和输出信号PDIN，相位误差判别方法与EN[7:0]取值变动逻辑如下：
相位误差检测与注入信号切换：
当EN[i]=1（0≤i≤6）且F64×>64×FOSC时，数字模块在PDIN的指定上升沿处检测BUFFOUT的值，当检测到BUFFOUT为0，则EN[i]=1保持不变，当检测到BUFFOUT为1，则将EN[i]置0，同时将EN[i+1]置1；特殊的，当EN[7]=1且F64×>64×FOSC时，数字模块在PDIN的指定上升沿处检测BUFFOUT的值，当检测到BUFFOUT为0，则EN[7]=1保持不变，当检测到BUFFOUT为1，则将EN[7]置0，同时将EN[0]置1。
当EN[i]=1（1≤i≤7）且F64×<64×FOSC时，数字模块在PDIN的指定下降沿处检测BUFFOUT的值，当检测到BUFFOUT为1，则EN[i]=1保持不变，当检测到BUFFOUT为0，则将EN[i]置0，同时将EN[i-1]置1；特殊的，当EN[0]=1且F64×<64×FOSC时，数字模块在PDIN的下降沿处检测BUFFOUT的值，当检测到BUFFOUT为1，则EN[0]=1保持不变，当检测到BUFFOUT为0，则将EN[0]置0，同时将EN[7]置1。
当EN[i]=1（0≤i≤7）且F64×=64×FOSC时，注入信号与振荡信号之间相位误差极小，无需切换注入信号PhaseSEL的相位，EN[i]=1一直保持不变，直至注入行为结束。
注入与的切换：
数字模块不断切换PhaseSEL信号的相位对晶体的XOIN端进行注入的过程中，数字模块将ENINJ置1，控制SW1和SW2，将PhaseSEL与XOIN相连，将PKDIN与XOOUT相连，这一过程称为注入阶段，是启动高频晶体的过程；注入完成后，晶体振荡器转入维持阶段，数字模块将ENINJ置0（如图1所示，数字模块的输入信号C[9:0]用来预设注入次数，数字模块对PhaseSEL信号的下降沿进行计数，当计数值达到C[9:0]预设次数，数字模块将ENINJ置0，结束注入行为），控制SW1和SW2，将AMPIN与XOIN相连，将AMPOUT与XOOUT相连；在维持阶段，电容CL1和CL2的电容大小可自行调整，起到稳定晶体振荡频率、优化相位噪声和抖动性能的作用；放大器起到维持晶体振荡信号的作用，使晶体在断开能量注入后，振荡信号不会衰减消失，提供稳定的振荡信号。
本实施例的一种基于相位误差自动校正技术的快速启动高频晶体振荡器，高频晶体频率为24MHz且环形振荡器频率为1.54368GHz（>64×24MHz），仿真波形图如图4、5、6、7所示。
如图4所示，环形振荡器输出方波信号F64×频率为1.54368GHz，8分频电路对F64×进行8分频，得到F8×信号，扭环形计数器对F8×信号进一步分频，同时产生8路同频异相信号Phase[7:0]，频率约为FOSC，Phase[j]超前Phase[j+1]45°（i≥0）。
如图5所示，PKDIN为峰值检测器的输入信号，峰值检测器每4个周期对峰值进行一次检测，得到反映峰值是否增长的输出信号PKDOUT。如图5所示，以EN[3]=1、EN[4]=0向EN[3]=0、EN[4]=1变更控制字为例，首先，EN[3]=1，选定Phase[3]为注入信号赋值给PhaseSEL；与此同时，峰值检测器监测峰值增长情况，当PKDOUT和BUFFOUT的负脉宽缺失，表明峰值不再增长，继续以Phase[3]进行注入，效率会降低甚至出现抑制晶体能量增长的情况，需要切换注入信号PhaseSEL的相位；接着，数字模块在PDIN的指定下降沿处检测到BUFFOUT为1，即负脉宽缺失，则数字模块将EN[3]置0，将EN[4]置1，选定Phase[4]为注入信号赋值给PhaseSEL，继续进行能量注入。
如图6所示，用于控制注入信号PhaseSEL相位的EN[7:0]不断跳变，保证晶体持续高效的能量注入，直至注入结束，控制信号ENINJ从1变0，将高频晶体接入放大器维持稳态振荡；如图7所示，能量注入过程的前期采用单端注入，XOIN用于方波注入，XOOUT用于检测相位误差；能量注入过程的最后一次注入采用双端注入，XOIN与XOOUT均为方波，目的是进一步提高能量注入效率。注入结束后，控制信号ENINJ从1变0，将晶体接入放大器，放大器输入AMPIN与输出AMPOUT出现波形。
高频晶体频率为24MHz且环形振荡器频率为1.52832GHz（<64×24MHz）时，仿真波形图如图8、9、10、11所示。
如图8所示，环形振荡器输出方波信号F64×频率为1.52832GHz，8分频电路对F64×进行8分频，得到F8×信号，扭环形计数器对F8×信号进一步分频，同时产生8路同频异相信号Phase[7:0]，频率约为FOSC，Phase[i]超前Phase[i+1]45°。
如图9所示，PKDIN为峰值检测器的输入信号，峰值检测器每2个周期对峰值进行一次检测，得到反映峰值是否增长的输出信号PKDOUT。如图9所示，以EN[5]=1、EN[4]=0向EN[5]=0、EN[4]=1变更控制字为例，首先，EN[5]=1，选定Phase[5]为注入信号赋值给PhaseSEL；与此同时，峰值检测器监测峰值情况，当PDIN在指定下降沿处采集BUFFOUT值为0，表明相位误差累积达到45°，继续以Phase[5]进行注入，效率会降低甚至出现抑制晶体能量增长的情况，需要切换注入信号PhaseSEL的相位，则数字模块将EN[5]置0，将EN[4]置1，选定Phase[4]为注入信号赋值给PhaseSEL，继续进行能量注入。
如图10所示，用于控制注入信号PhaseSEL相位的EN[7:0]不断跳变，保证晶体持续高效的能量注入，直至注入结束，控制信号ENINJ从1变0，将晶体接入放大器维持稳态振荡；如图11所示，能量注入过程的前期采用单端注入，XOIN用于方波注入，XOOUT用于检测相位误差；能量注入过程的最后一次注入采用双端注入，XOIN与XOOUT均为方波，目的是进一步提高能量注入效率。注入结束后，控制信号ENINJ从1变0，将晶体接入放大器，放大器输入AMPIN与输出AMPOUT出现波形。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (7)

1.一种基于相位误差自动校正的高频晶体振荡器，其特征在于，包括高频晶体、第一、第二负载电容、环形振荡器、8分频电路、扭环形计数器、峰值检测器、缓冲器、数字模块、多路选择器、放大器以及第一、第二单刀双掷开关；将高频晶体一端记为XOIN，另一端记为XOOUT；所述第一单刀双掷开关的不动端与高频晶体XOIN端连接，第一单刀双掷开关的第一动端连接多路选择器，第二动端连接第一电容的一端和放大器的输入端；所述第二单刀双掷开关的不动端与高频晶体的XOOUT端连接，第二单刀双掷开关的第一动端连接峰值检测器，第二动端连接第二电容的一端和放大器的输出端，第一、第二电容的另外一端均接地；
在启动高频晶体振荡器时，采用数字模块产生开关控制信号ENINJ，控制第一单刀双掷开关的不动端连接第一单刀双掷开关的第一动端，控制第二单刀双掷开关的不动端连接第二单刀双掷开关的第一动端；同时所述环形振荡器产生方波信号F64×，并将该方波信号传送至8分频电路和峰值检测器；所述8分频电路对方波信号进行分频，产生一个分频信号F8×，并将F8×传送至扭环形计数器，所述扭环形计数器对F8×进行再分频，产生8个频率相同相位不同的信号Phase[7:0]，并将信号Phase[7:0]传送至多路选择器中；所述峰值检测器还接受高频晶体XOOUT端输出的信号PKDIN，所述峰值检测器以方波信号F64×作为高频工作时钟，通过输出脉冲信号PKDOUT反映信号PKDIN的峰值位置，并将脉冲信号PKDOUT传送至缓冲器中，所述缓冲器扩展脉冲信号PKDOUT的负脉宽，得到扩展后的脉冲信号BUFFOUT，并将BUFFOUT传送至数字模块；所述数字模块产生初始的控制信号EN[7:0]，该控制信号为8位控制信号，所述数字模块通过判别信号PDIN和信号BUFFOUT之间的边沿关系，对控制信号EN[7:0]进行切换，并将切换后的控制信号EN[7:0]传送至多路选择器；所述多路选择器根据方波信号F64×频率的大小以及控制信号EN[7:0]，在信号Phase[7:0]中选择一个信号并记为信号PDIN输入至数字模块；多路选择器还根据控制信号EN[7:0]在信号Phase[7:0]中选择一个信号作为注入信号PhaseSEL通过第一单刀双掷开关注入至高频晶体的XOIN端，该注入信号通过高频晶体耦合到XOOUT端，并与高频晶体产生的高频振荡信号FOSC在XOOUT端叠加后得到信号PKDIN，信号PKDIN通过第二单刀双掷开关输入至峰值检测器；
所述数字模块的输入信号为缓冲器Buffer的输出信号BUFFOUT、多路选择器MUX的输出信号PDIN，PhaseSEL和从外部输入的注入次数控制字C[9:0]；
在维持阶段，控制信号ENINJ控制第一单刀双掷开关的不动端与第一单刀双掷开关的第二动端连接，控制第二单刀双掷开关的不动端与第二单刀双掷开关的第二动端连接。
2.根据权利要求1所述的一种基于相位误差自动校正的高频晶体振荡器，其特征在于，所述扭环形计数器包括第一～四触发器；第一～四触发器均为D触发器，均具有数据输入端，时钟控制端，第一输出端和第二输出端，所述第二输出端输出的信号为第一输出端输出信号的反相信号；所述第一～四触发器的时钟控制端均连接信号F8×；
第一触发器的数据输入端连接第四触发器的第一输出端，第一触发器第一输出端输出的信号作为Phase[7:0]中的第一位信号记为Phase[0]，并连接第二触发器的数据输入端；第二触发器第一输出端输出的信号作为Phase[7:0]中的第二位信号记为Phase[1]，并连接第三触发器的数据输入端；第三触发器的第一输出端输出的信号作为Phase[7:0]中的第三位信号记为Phase[2]，并与第四触发器的数据输入端连接；第四触发器的第一输出端输出的信号作为Phase[7:0]中的第四位信号记为Phase[3]；第一～四触发器的第二输出端输出的信号依次作为Phase[7:0]中的第五、第六、第七以及第八位信号，依次记为Phase[4]、Phase[5]、Phase[6]、Phase[7]；信号Phase[j]的相位超前信号Phase[j+1]的相位45°，j＝0,1,2,…6。
3.根据权利要求1所述的一种基于相位误差自动校正的高频晶体振荡器，其特征在于，所述峰值检测器包括动态比较器、第三电容、PMOS管、NMOS管和电流源；所述动态比较器的反相输入端作为峰值检测器的输入端连接信号PKDIN；动态比较器的同相输入端与NMOS管的漏极以及第三电容的一端连接；所述NMOS管的源极和第三电容另外一端均接地；所述NMOS管的栅极连接复位信号；动态比较器的输出端作为峰值检测器的输出端与PMOS管的栅极连接，所述PMOS管的源极通过电流源与电源电压VDD连接，PMOS管的漏极连接第三电容的一端；所述动态比较器的时钟输入信号为信号F64×。
4.根据权利要求1所述的一种基于相位误差自动校正的高频晶体振荡器，其特征在于，所述多路选择器根据控制信号EN[7:0]在信号Phase[7:0]中选择一个信号作为注入信号具体为：当信号EN[7:0]中第i位信号EN[i]为1时，则在信号Phase[7:0]中选择第i个信号Phase[i]作为注入信号，0≤i≤7。
5.根据权利要求1所述的一种基于相位误差自动校正的高频晶体振荡器，其特征在于，所述数字模块还通过判别信号PDIN和信号BUFFOUT之间的边沿关系，对8位控制信号EN[7:0]进行切换具体为：
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]＝1，且F64×>64×FOSC时，数字模块在PDIN的指定上升沿处检测信号BUFFOUT的值，若BUFFOUT为1，则将EN[i]置0，同时将EN[i+1]置1，如果i＝7时，则将EN[7]置0，同时将EN[0]置1；若BUFFOUT为0，则EN[i]＝1保持不变；0≤i≤7；
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]＝1，且F64×<64×FOSC时，数字模块在PDIN的指定下降沿处检测BUFFOUT的值，若BUFFOUT为1，则EN[i]＝1保持不变，若BUFFOUT为0，则将EN[i]置0，同时将EN[i-1]置1，如果i＝0，则将EN[0]置0，EN[7]置1；
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]＝1，且F64×＝64×FOSC时，则在启动高频晶体振荡器的过程中，一直保持EN[i]＝1不变。
6.根据权利要求1所述的一种基于相位误差自动校正的高频晶体振荡器，其特征在于，所述多路选择器根据方波信号F64×频率的大小以及控制信号EN[7:0]，在信号Phase[7:0]中选择一个信号并记为信号PDIN具体为：
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]＝1，且F64×>64×FOSC时，多路选择器在信号Phase[7:0]中选择第i+1个信号Phase[i+1]作为信号PDIN，如果i＝7，多路选择器选择信号Phase[0]作为信号PDIN；0≤i≤7；
若当前时刻控制信号EN[7:0]中第i个控制信号EN[i]＝1，且F64×＜64×FOSC时，多路选择器选择信号Phase[i-1]作为信号PDIN；如果i＝0，多路选择器选择信号Phase[7]作为信号PDIN。
7.根据权利要求1所述的一种基于相位误差自动校正的高频晶体振荡器，其特征在于，在启动高频晶体振荡器时，开关控制信号ENINJ为1，并对PhaseSEL信号的下降沿进行计数，当计数值到达预设的次数，则数字模块将ENINJ置0。
CN202211419950.9A 2022-11-14 2022-11-14 一种基于相位误差自动校正的高频晶体振荡器 Active CN115498998B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211419950.9A CN115498998B (zh) 2022-11-14 2022-11-14 一种基于相位误差自动校正的高频晶体振荡器
PCT/CN2023/083227 WO2024103589A1 (zh) 2022-11-14 2023-03-23 一种基于相位误差自动校正的高频晶体振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211419950.9A CN115498998B (zh) 2022-11-14 2022-11-14 一种基于相位误差自动校正的高频晶体振荡器

Publications (2)

Publication Number Publication Date
CN115498998A CN115498998A (zh) 2022-12-20
CN115498998B true CN115498998B (zh) 2023-02-21

Family

ID=85115669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211419950.9A Active CN115498998B (zh) 2022-11-14 2022-11-14 一种基于相位误差自动校正的高频晶体振荡器

Country Status (2)

Country Link
CN (1) CN115498998B (zh)
WO (1) WO2024103589A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115498998B (zh) * 2022-11-14 2023-02-21 南京邮电大学 一种基于相位误差自动校正的高频晶体振荡器
CN115800927B (zh) * 2023-01-31 2023-04-25 南京邮电大学 一种基于占空比检测的晶体振荡器
CN116614114B (zh) * 2023-04-13 2023-12-19 浙江力积存储科技有限公司 延迟锁相环路时钟信号占空比检测方法、占空比检测器
CN117478130B (zh) * 2023-12-28 2024-04-02 南京美辰微电子有限公司 一种时间交织adc的多相采样时钟产生电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117686A (zh) * 1994-01-05 1996-02-28 三星电子株式会社 具有用于被埋入tv信号的数字信号的∑-δ模拟/数字转换的接收机
CN1452319A (zh) * 2002-04-19 2003-10-29 陈为怀 网同步可集成从时钟锁相环
TW200844704A (en) * 2007-01-02 2008-11-16 Exar Corp Apparatus and method for controlling the propagation delay of a circuit by controlling the voltage applied to the circuit
CN101421927A (zh) * 2005-09-08 2009-04-29 摩托罗拉公司 射频合成器以及含有该合成器的发射机或接收机
WO2018005582A1 (en) * 2016-06-30 2018-01-04 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices
CN109547052A (zh) * 2018-12-05 2019-03-29 北京理工大学 一种用于通信和测距的超宽带调频复合型收发机
CN111082831A (zh) * 2019-12-30 2020-04-28 中国科学院电子学研究所 一种星载同步收发装置及信号处理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646562A (en) * 1993-07-21 1997-07-08 Seiko Epson Corporation Phase synchronization circuit, one-shot pulse generating circuit and signal processing system
CN1729615A (zh) * 2002-12-19 2006-02-01 皇家飞利浦电子股份有限公司 具有振幅、共模和相位校正的混频器系统
CN102158208B (zh) * 2011-04-02 2013-06-05 东南大学 基于振荡环电路的全程可调数字脉宽调制器
CN112217476A (zh) * 2020-09-08 2021-01-12 南京低功耗芯片技术研究院有限公司 一种自激注入晶体振荡器
EP4007160A1 (en) * 2020-11-30 2022-06-01 Nxp B.V. Crystal oscillator start-up circuit and method
CN115498998B (zh) * 2022-11-14 2023-02-21 南京邮电大学 一种基于相位误差自动校正的高频晶体振荡器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117686A (zh) * 1994-01-05 1996-02-28 三星电子株式会社 具有用于被埋入tv信号的数字信号的∑-δ模拟/数字转换的接收机
CN1452319A (zh) * 2002-04-19 2003-10-29 陈为怀 网同步可集成从时钟锁相环
CN101421927A (zh) * 2005-09-08 2009-04-29 摩托罗拉公司 射频合成器以及含有该合成器的发射机或接收机
TW200844704A (en) * 2007-01-02 2008-11-16 Exar Corp Apparatus and method for controlling the propagation delay of a circuit by controlling the voltage applied to the circuit
WO2018005582A1 (en) * 2016-06-30 2018-01-04 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices
CN109547052A (zh) * 2018-12-05 2019-03-29 北京理工大学 一种用于通信和测距的超宽带调频复合型收发机
CN111082831A (zh) * 2019-12-30 2020-04-28 中国科学院电子学研究所 一种星载同步收发装置及信号处理方法

Also Published As

Publication number Publication date
WO2024103589A1 (zh) 2024-05-23
CN115498998A (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
CN115498998B (zh) 一种基于相位误差自动校正的高频晶体振荡器
US7956656B2 (en) Systems and methods for providing a clock signal
US8933738B2 (en) Signal duty cycle detector and calibration system
TWI477946B (zh) 資料和時脈間的相位差的校正裝置與相關方法
JP2014060729A (ja) 非重複クロック生成のための技術
JP4995325B2 (ja) クロック乗せ換え回路およびそれを用いた試験装置
US7554414B2 (en) Fast starting circuit for crystal oscillators
TW202333456A (zh) 自適應時鐘工作週期控制器
WO2023048977A1 (en) Adaptive clock duty-cycle controller
US11539354B2 (en) Systems and methods for generating a controllable-width pulse signal
JP4000215B2 (ja) 充放電電流発生回路、チャージポンプ回路、ｐｌｌ回路およびパルス幅変調回路
US20040027181A1 (en) Clock multiplying PLL circuit
JP4334105B2 (ja) 半導体集積回路および遅延時間測定方法
WO2022242019A1 (zh) 一种管脚状态的配置电路、配置方法及电子设备
TWI473432B (zh) 多相位時脈除頻器
CN109039310B (zh) 自适应调整相位延迟的方法及装置
JP2001358565A (ja) 周波数可変発振回路およびそれを用いた位相同期回路
CN114244354B (zh) 一种基于二次注入及数字锁频环的快速启动晶体振荡器
US20240183901A1 (en) Clock monitoring circuit
US20240137197A1 (en) Push-start crystal oscillator, associated electronic device and push-start method for performing start-up procedure of crystal oscillator
JP2010226350A (ja) スイッチング制御回路、送受信器及び携帯電話機
US8248119B2 (en) Low power frequency divider and low power phase locked loop including the same
JP2001024488A (ja) 可変遅延回路と遅延微調整回路
JP2003046379A (ja) 半導体集積回路
CN117471165A (zh) 时钟信号的频率检测装置及其检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant