KR950012146A - SF_6(6플루오르화황)와, HBr(브롬화수소) 및 O₂(산소)를 사용하여 MoSi₂(규화몰리브덴)를 식각하는 방법 - Google Patents

SF_6(6플루오르화황)와, HBr(브롬화수소) 및 O₂(산소)를 사용하여 MoSi₂(규화몰리브덴)를 식각하는 방법 Download PDF

Info

Publication number
KR950012146A
KR950012146A KR1019940026178A KR19940026178A KR950012146A KR 950012146 A KR950012146 A KR 950012146A KR 1019940026178 A KR1019940026178 A KR 1019940026178A KR 19940026178 A KR19940026178 A KR 19940026178A KR 950012146 A KR950012146 A KR 950012146A
Authority
KR
South Korea
Prior art keywords
etching
hbr
substrate
volume flow
gas
Prior art date
Application number
KR1019940026178A
Other languages
English (en)
Inventor
엘. 충 어니스트
휴잉 차이 페티
Original Assignee
제임스 조셉 드롱
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 조셉 드롱, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 제임스 조셉 드롱
Publication of KR950012146A publication Critical patent/KR950012146A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor

Abstract

본 발명은 윗부분에 내식막(26)을 갖춘 규화몰리브데의 층(25)을 가진 기판(2O)을 선택적으로 식각하는 방법을 제공하려는 것이다. 이 기판(26)이 식각구역(54)내에 배치되고, SF6(6플루오르화 형)와 HBr(브롬화수소)을 포함하는 처리가스가 식각구역(54)내에 주입된다. 바람직하게, SF6: HBr의 체적유량비는 1 : 10 내지 1: 1이고, 더 바람직하게는 이 처리가스에 O2와 같은 가스를 포함한 산소가 첨가된다. 우수한 선택성을 갖추고 있고 단면의 미세부하가 감소된 MoSix층을 비등방성으로 식각하는 처리가스로부터 식각가스를 제조하도록 식가구역(54)내에서 플라즈마가 생성된다.

Description

SF6(플루오르화황)와, HBr(브롬화수소) 및 O₂(산소)를 사용하여 MoSi₂(2규화몰리브덴)를 식각하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1b도는 기판을 식각한 후의 제 1도의 기판의 수직횡단면에 대한 약도이다.

Claims (17)

  1. 윗무분에 내식막을 갖춘 규화 몰리브덴의 층을 가진 기판을 선택적으로 식각하는 방법에 있어서, (a) 기판을 식각구역내에 배치하는 단계와, (b) SE: HBr의 체적 유량의 비가 1 : 1O 내지 1 : 1인 SF6와HBr을 함유한 처리가스를 식각구역내에 주입하는 단계와, 그리고 (c) 처리가스로부터 기판 위의 규화 몰리브덴의 층을 선택적으로 식각하는 식각가스를 제조하도록 식각구역내에 플라즈마를 생성한 단계를 포함하는 방법.
  2. 제 1항에 있어서, 상기 처리가스가 산소를 함유하는 가스를 더 포함하고 있는 방법.
  3. 제2항에 있어서, 측벽을 가친 형상을 형성하도록 규화 몰리브덴의 층이 식각되고, 상기 측벽이 매끄럽고 상기 기판과 적어도 80°의 각을 형성하도록 SF6: HBr : O2함유가스의 체적유량비를 선택하는 방법.
  4. 제3항에 있어서, 상기 측벽이 상기 기판과 85°내지 90°의 각을 형성하도록 SF6: HBr : O2함유가스의 체적유량의 비를 선택하는 방법.
  5. 제2항에 있어서, 내식막에 대한 규화몰리브덴의 기판의 선택성의 비가 0.6 이상이 되도록 SF6: HBr : O2함유가스의 체적유량의 비를 선택하는 방법.
  6. 제2항에 있어서, 상기 규화몰리브덴의 식각율이 500Å/min이 되도록 SF6: HBr : O2함유가스의 체적유량비를 선택하는 방법.
  7. 제 1항에 있어서, SF6: HBr의 체적유량비가 3: 17 내지 7: 13인 방법.
  8. 제7항에 있어서, SF6: HBr의 체적유량비가 1:3인 방법.
  9. 제2항에 있어서, 상기 O2함유가스를 O2, O3, CO, CO2, H2O와 상기 성분들의 혼합물로 이루어진 그룹으로부터 선택하는 방법.
  10. 제2항에 있어서, SF6:O2함유가스의 체적유량의 비가 0.1 : 1 내지 100: 1인 방법.
  11. 제1O항에 있어서, SF6:O2함유가스의 체적유량비가 1: 1 내지 10: 1인 방법.
  12. 제11항에 있어서, 상기 SF6:O22 함유가스의 체적유량비가 1 : 1 내지 3 : 1인 방법.
  13. 제 1항에 있어서, 상기 식각구역내의 압력이 5O 내지 250mTorr(6.67 내지 33.33Pa)인 방법.
  14. 제13항에 있어서, 상기 식각구역내의 압력이 100 내지 160mTorr(13.33 내지 21.33Pa)인 방법.
  15. 제 1항에 있어서, 상기 기판의 식각율이 500Å/min 이상이 되도록 상기 처리가스를 주입하는 단계가 충분한 처리가스를 주입하는 것을 포함하는 방법.
  16. 제 1항에 있어서, 상기 기판이 실리콘과 갈륨 비소화물 웨이퍼로 이루어진 그룸으로부터 선택된 반도체 웨이퍼를 포함하고 있으며, 상기 웨이퍼가 윗부분에 금속과, 산화물과, 질화물과, 규소와, 그리고 상기 성분들의 혼합물로 이루어젠 군으로부터 선택된 여러개의 층을 갖고 있는 방법.
  17. 기판을 선택적으로 식각하는 방법에 있어서, (a) 실리콘과 갈륨 비소화물의 웨이퍼로 이루어진 그룹으로부터 선택된 기판을 식각구역내에 배치하는 단계로서, 상기 기판 위에 (i) 금속과, 산화물과, 질화물과, 규소와, 그리고 상기 성분들의 혼합물로 이루어진 군으로부터 선택된 여러개의 층과, (ii) 규화몰리브덴과, 그리고 (iii) 규화몰리브덴의 층 위에 있는 내식막이 갖추어진 단계와, (b) SF6: HBr과, 그리고 O2를 포함한 처리가스를 식각구역내에 주입하는 단계로서, 상기 SF6: HBr의 체적유량비가 1 : 1O 내지 1 : 1이며, 상기 SF6:O2의 체적유량비가 0.1 4 내지 lO0: 1인 단계와, (c) 휘발성의 식각의 부산물인 합성물을 만들기 위해서 상기 기판의 층을 식각하는 식각가스를 처리가스에서 생성해내도록 식각구역내에 플라즈마를 발생시키는 단계와, 그리고 (d) 휘발성의 식각의 부산물인 합성물들을 식각구역내로부터 제거하는 단계를 포함하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940026178A 1993-10-13 1994-10-13 SF_6(6플루오르화황)와, HBr(브롬화수소) 및 O₂(산소)를 사용하여 MoSi₂(규화몰리브덴)를 식각하는 방법 KR950012146A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/135,715 US5354417A (en) 1993-10-13 1993-10-13 Etching MoSi2 using SF6, HBr and O2
US08/135,715 1993-10-13

Publications (1)

Publication Number Publication Date
KR950012146A true KR950012146A (ko) 1995-05-16

Family

ID=22469320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026178A KR950012146A (ko) 1993-10-13 1994-10-13 SF_6(6플루오르화황)와, HBr(브롬화수소) 및 O₂(산소)를 사용하여 MoSi₂(규화몰리브덴)를 식각하는 방법

Country Status (4)

Country Link
US (1) US5354417A (ko)
EP (1) EP0649169A3 (ko)
JP (1) JP2915807B2 (ko)
KR (1) KR950012146A (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法
KR100264445B1 (ko) * 1993-10-04 2000-11-01 히가시 데쓰로 플라즈마처리장치
JPH07331460A (ja) * 1994-06-02 1995-12-19 Nippon Telegr & Teleph Corp <Ntt> ドライエッチング方法
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
US5575888A (en) * 1995-04-14 1996-11-19 The United States Of America As Represented By The Secretary Of The Navy Sidewall passivation by oxidation during refractory-metal plasma etching
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US5983828A (en) * 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US6253704B1 (en) 1995-10-13 2001-07-03 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US6794301B2 (en) 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
US5681486A (en) * 1996-02-23 1997-10-28 The Boeing Company Plasma descaling of titanium and titanium alloys
US5854136A (en) * 1996-03-25 1998-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Three-step nitride etching process for better critical dimension and better vertical sidewall profile
US5866483A (en) * 1997-04-04 1999-02-02 Applied Materials, Inc. Method for anisotropically etching tungsten using SF6, CHF3, and N2
US6042738A (en) * 1997-04-16 2000-03-28 Micrion Corporation Pattern film repair using a focused particle beam system
US6872322B1 (en) * 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6322714B1 (en) 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
US6797188B1 (en) 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6379576B2 (en) 1997-11-17 2002-04-30 Mattson Technology, Inc. Systems and methods for variable mode plasma enhanced processing of semiconductor wafers
JP2000114246A (ja) * 1998-08-07 2000-04-21 Ulvac Seimaku Kk ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
JP3253590B2 (ja) * 1998-08-31 2002-02-04 シャープ株式会社 ハーフトーンマスクの製造方法
US6274486B1 (en) 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6461969B1 (en) 1999-11-22 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Multiple-step plasma etching process for silicon nitride
US6869885B1 (en) * 1999-12-17 2005-03-22 Koninklijke Philips Electronics N.V. Method for a tungsten silicide etch
US6527968B1 (en) 2000-03-27 2003-03-04 Applied Materials Inc. Two-stage self-cleaning silicon etch process
US6867143B1 (en) 2000-06-22 2005-03-15 International Business Machines Corporation Method for etching a semiconductor substrate using germanium hard mask
US6905800B1 (en) 2000-11-21 2005-06-14 Stephen Yuen Etching a substrate in a process zone
US6852242B2 (en) 2001-02-23 2005-02-08 Zhi-Wen Sun Cleaning of multicompositional etchant residues
TWI220766B (en) * 2003-04-17 2004-09-01 Au Optronics Corp Method for fabricating liquid crystal display panel array
US20070184657A1 (en) * 2006-02-09 2007-08-09 Tokyo Electron Limited Etching method
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US8118946B2 (en) 2007-11-30 2012-02-21 Wesley George Lau Cleaning process residues from substrate processing chamber components
US7967995B2 (en) * 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
US20120083129A1 (en) 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
WO2022039849A1 (en) * 2020-08-18 2022-02-24 Applied Materials, Inc. Methods for etching structures and smoothing sidewalls

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3045922A1 (de) * 1980-12-05 1982-07-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus siliziden oder aus silizid-polysilizium bestehenden schichten durch reaktives sputteraetzen
DE3216823A1 (de) * 1982-05-05 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen
JPS59162276A (ja) * 1983-03-07 1984-09-13 Toshiba Corp 反応性イオンエツチング方法
JPH0824114B2 (ja) * 1984-11-09 1996-03-06 株式会社日立製作所 プラズマエッチング方法
US5045903A (en) * 1988-05-17 1991-09-03 Advanced Power Technology, Inc. Topographic pattern delineated power MOSFET with profile tailored recessed source
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
EP0272143B1 (en) * 1986-12-19 1999-03-17 Applied Materials, Inc. Bromine etch process for silicon
JPS6432627A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Low-temperature dry etching method
US5147500A (en) * 1987-07-31 1992-09-15 Hitachi, Ltd. Dry etching method
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
KR910005400B1 (ko) * 1988-09-05 1991-07-29 재단법인 한국전자통신연구소 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법
JPH02141569A (ja) * 1988-11-24 1990-05-30 Hitachi Ltd 超伝導材料
DE3914852A1 (de) * 1989-05-05 1990-11-08 Bentz & Sohn Melitta Glaskanne mit kunststoffdeckel fuer eine kaffee- oder teemaschine
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
JPH0336723A (ja) * 1989-07-04 1991-02-18 Fujitsu Ltd 半導体装置の製造方法及び電子サイクロトロン共鳴エッチング装置
EP0439101B1 (en) * 1990-01-22 1997-05-21 Sony Corporation Dry etching method
US5110411A (en) * 1990-04-27 1992-05-05 Micron Technology, Inc. Method of isotropically dry etching a poly/WSix sandwich structure
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
EP0463373A3 (en) * 1990-06-29 1992-03-25 Texas Instruments Incorporated Local interconnect using a material comprising tungsten
JP3127454B2 (ja) * 1990-08-08 2001-01-22 ソニー株式会社 シリコン系被エッチング材のエッチング方法
JP2964605B2 (ja) * 1990-10-04 1999-10-18 ソニー株式会社 ドライエッチング方法
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法

Also Published As

Publication number Publication date
JP2915807B2 (ja) 1999-07-05
EP0649169A2 (en) 1995-04-19
JPH07161701A (ja) 1995-06-23
EP0649169A3 (en) 1996-09-25
US5354417A (en) 1994-10-11

Similar Documents

Publication Publication Date Title
KR950012146A (ko) SF_6(6플루오르화황)와, HBr(브롬화수소) 및 O₂(산소)를 사용하여 MoSi₂(규화몰리브덴)를 식각하는 방법
KR970077307A (ko) 반도체장치 제조공정의 플라즈마 식각 방법
WO2002073668A3 (en) Method of deep trench formation with improved profile control and surface area
KR940022724A (ko) 드라이에칭방법
KR960005833A (ko) 바이어부의 플라즈마 에칭을 위한 개선된 처리 방법
KR970018152A (ko) 반도체 장치의 제조 방법
EP0414372A2 (en) Dry etching methods
KR970065771A (ko) 금속막의 에칭방법
US5387312A (en) High selective nitride etch
KR970063521A (ko) 에칭 속도, 이방성, 및 실리콘 산화물에 대한 선택비가 개선된 고융점 금속층을 패터닝하기 위한 건식 에칭 방법
KR960035858A (ko) 실리콘에 테이퍼진 개구부를 형성하기 위한 방법
US6069087A (en) Highly selective dry etching process
WO2001067495A3 (en) Semiconductor trenches and formation thereof
WO2002007194A8 (en) Cleaning gas for semiconductor production equipment
KR980005629A (ko) 폴리사이드 구조의 게이트 형성방법
KR950021178A (ko) 반도체 장치의 제조 방법
JP2002261082A (ja) 半導体装置の製造方法
KR950033669A (ko) 산화물, 규화물 및 실리콘에 대하여 선택성을 갖는 질화물 식각공정
GB2285336A (en) Polysilicon/silicide etching method
JPS63299343A (ja) エッチング方法
KR960038500A (ko) 다결정실리콘막의 에칭방법
KR100223869B1 (ko) 반도체 소자의 제조 방법
KR100259069B1 (ko) 반도체 소자의 다층막 식각방법
KR970072162A (ko) 백금 박막의 건식 식각 방법
KR970003488A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid