KR950008002B1 - 반도체용 절연막의 형성방법 - Google Patents

반도체용 절연막의 형성방법 Download PDF

Info

Publication number
KR950008002B1
KR950008002B1 KR1019860010780A KR860010780A KR950008002B1 KR 950008002 B1 KR950008002 B1 KR 950008002B1 KR 1019860010780 A KR1019860010780 A KR 1019860010780A KR 860010780 A KR860010780 A KR 860010780A KR 950008002 B1 KR950008002 B1 KR 950008002B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor
alkyl
diaryl
dialkyl
Prior art date
Application number
KR1019860010780A
Other languages
English (en)
Other versions
KR870006141A (ko
Inventor
겐지 니와
야스요시 사와구리
아사오 오오야
히로노부 고이께
유다까 스즈끼
하루오 이노우에
Original Assignee
스미또모가가꾸고오교 가부시끼가이샤
모리 히데오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모가가꾸고오교 가부시끼가이샤, 모리 히데오 filed Critical 스미또모가가꾸고오교 가부시끼가이샤
Publication of KR870006141A publication Critical patent/KR870006141A/ko
Application granted granted Critical
Publication of KR950008002B1 publication Critical patent/KR950008002B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/02—Polysilicates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)
  • Paints Or Removers (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체용 절연막의 형성방법
본 발명은 반도체용 절연막, 그의 형성방법 및 상기 절연막 형성에 사용할 액상조성물에 관한 것이다.
더욱 상세하게는 반도체용 절연막의 형성에 사용하는 실록산 전중합체 및 유기용매를 함유하는 액상조성물, 상기 조성물로 반도체의 절연막을 형성하는 방법, 그리고 상기 조성물로 형성된 반도체용 절연막에 관한 것이다.
반도체용 절연막은 폴리실리콘과 Al배선층 사이 또는 Al배선층들 사이뿐만 아니라 PN접합보호 또는 소자표면 보호용으로 널리 사용된다.
통상적으로, 절연막은 화학적 증착법(CVD) 또는 도포막법으로 형성된다. 그들중에 CVD법이 신뢰성이 높아서 SiO2또는 Si3N4의 증착에 널리 사용되는 반면에, 도포막법은 보호막 형성에 적용될 뿐이다.
그러나, 반도체의 집적도가 증가함에 따라, 패턴의 선간의 간격이 점점 좁아지고 소자표면의 불균일 정도가 점점 커지고 있다. 그러므로, CVD법으로 확실한 절연성을 갖는 절연막을 형성하는 것은 어렵다. 왜냐하면, CVD법에 의해 형성된 막의 성질은 주로 표면 구조에 의존하기 때문이다. 위의 상황으로 볼때, 도포막법은 훌륭한 표면 균일성을 갖는 절연막을 형성할 수 있기 때문에 새로이 평가되어야 한다.
많은 물질이 도포막법에 의한 절연막 형성에 사용하도록 제안되어 왔다. 유기물질의 대표적 예는 폴리이미드 및 폴리이미드 실리콘이다. 이들 중합체가 훌륭한 표면 균일성 및 크랙 저항성을 갖고 있어도, 내열성 및 규소, 알루미늄, SiO2, Si3N4등으로 만들어진 기판과의 접착성이 열악하여 그들의 절연성은 반도체의 장기간 사용에 의하여 나빠지는 경향이 있다. 불행하게도, 그들은 450℃ 또는 그 이상의 온도에서 부분적으로 분해된다.
테트라에톡시실란의 중축합산물과 같은 실리카 유리의 도포막이 훌륭한 내열성 및 기판과의 접착성이 좋아도 그것은 크랙 저항성이 좋지 않아서 6000Å 또는 그 이상 두께의 막을 형성할 수 없다. 그리고 이 막은 넓이 1㎛ 깊이 1㎛인 홈을 완전히 채우지 못한다.
폴리래더 유기실록산 또는 폴리래더 유기실록산 및 실리카 유리의 복합체가 도포막으로 제안되었으나, 그들은 기판에 대한 충분한 접착력, 크랙저항성 또는 막표면 균일성을 갖지 못해 실제로 사용되지 못한다(비교, 일본국 특허출원 공개 제83563/1982호, 제131250/1982호 및 제129261/1981호).
일본국 특허출원 공개 제86018/1985호에서 제안된 폴리디수소실록산은 산소 분위기하에서 450℃로 1시간 구우면, 그 중량이 약 10%정도 증가한다. 그리고 굽는 것으로 인하여 부피가 증가하고, 그것의 소자의 특성에의 영향을 무시할 수 없다. 막의 두께가 증가하면, 불충분한 양의 산소만이 피막으로 분산되어 균일한 절연막 형성이 어렵다.
본 발명의 목적중의 하나는 최소 500℃의 온도에서 안정한 반도체용 절연막을 제공하는 것이다.
본 발명의 또다른 목적은 반도체상의 마이크로 형태의 홈을 채울 수 있는 반도체용 절연막을 제공하는 것이다.
본 발명의 목적은 또한 크랙저항성, 기판과의 접착성 및 표면균일성이 좋은 반도체용 절연막을 제공하는 것이다.
본 발명의 상기 목적 및 기타 목적들은 실록산 중합체를 함유하는 본 발명의 반도체용 절연막에 의해 달성된다.
도포막법에 있어서, 절연막은 반도체상에서 기재 중합체를 유기용매에 녹이고, 그 용액을 기판에 딥코팅 또는 스핀코팅 등의 방법으로 도포하고, 용액이 도포된 기판을 가영하여 고분자를 열로 중축합시키고 유기용매를 제거하여 유리상 막 또는 거대분자 중합체막을 형성하여 이루어진다.
기재 중합체가 테트라에톡시실란 또는 폴리래더 유기실록산이면, 용액은 스핀 코팅 단계에서 유기용매 일부가 증발하는 고화가 시작되어 미세 형태의 홈들이 충분히 채워지기전에 막이 경화된다. 그러한 단점으로부터, 본 발명자들은 디메틸실록산 및 디페닐실록산과 같은 2작용성 화합물을 통상의 절연막 형성 중합체에 첨가하는 생각을 갖고 그러한 혼합물이 용매 증발후에도 고화하지 않음을 알아내었다. 그리고, 테트라에톡시실란과 같은 4작용성 화합물을 첨가하면 기판과 형성된 막의 접착성이 개선됨을 알았다.
막이 두꺼우면 표면 균일성은 좋다는 것은 알려져 있다. 예를들어, 1㎛(10,000Å)의 수준차를 갖는 Al배선형에 균일성이 좋은 절연막을 형성하기 위해서는 오목한 부분에는 최소한 12,000Å, 볼록한 부분에는 최소한 2,000Å의 두께를 갖고 막형성 후 크랙이 발생하지 않는 절연막이 필수적이다. 이와 같이 최소한 12,000Å의 두께를 갖는 절연막은 수평 표면의 웨이퍼상에서 크랙이 발생하지 않아야 한다.
상기 요구조건을 충족시키는 반도체용 절연막을 찾기 위한 심도 있는 연구의 결과로, 4작용성, 3작용성, 2작용성 실록산을 일정 비율로 함유하는 중합체로 형성된 절연막이 두께가 12,000Å보다 클때도 크랙이 일어나지 않음을 알았다. 그것은 강인하고 더우기 500℃에서 안정하다. 본 발명은 이러한 연구결과를 기초로 한다.
따라서, 본 발명은 4작용성 실록산의 무기특성을 갖고, 유기용매에 용해되며, 3작용성 실록산의 유리화 성질 및 유기용매에의 용해도를 갖고, 2작용성 실록산의 연화 효과를 갖는 실록산 중합체에 관한 것이고, 그 중합체는 반도체용 절연막 형성에 적합하다.
본 발명의 한 측면에 따르면, 하기 (a) : (b) : (c)의 몰분율이 0.14~0.50 : 0.03~0.66 : 0.11~0.66인
(a) 테트라알콕시실란 : Si((OR)1)4(Ⅰ)
(b) 알킬－ 또는 아릴－트리알콕시실란 : R2Si(OR3)3(Ⅱ)
(c) 디알킬－ 또는 디아릴－디알콕시실란 : R4R5Si(OR6)2(Ⅲ)
(상기 식에서, R1~R6는 동일하거나 다를 수 있고, 1 내지 6탄소원자를 갖는 알킬기 또는 6내지 10탄소원자를 갖는 아릴기이다.)을 가수분해 및 중축합하여 제조한 실록산 전중합체의 경화산물로 이루어진 반도체용 절연막이 제공된다.
본 발명의 또다른 측면에 따르면, 상기 실록산 전중합체 혼합물을 유기용매에 녹여 반도체 표면상에 도포하고 산소 존재하에서 400℃ 또는 그보다 높은 온도에서 열처리하여 반도체에 절연막을 형성하는 방법을 제공한다.
본 발명은 또한, 상기 실록산 전중합체 및 유기용매를 함유하는 반도체용 절연막 형성에 사용되는 액상 조성물을 제공한다.
본 발명에 있어서, 테트라알콕시실란(Ⅰ)은 4작용성 화합물이고, 알킬－ 또는 아릴－트리알콕시실란(Ⅱ)(이하 ″트리알콕시실란″이라 한다)은 3작용성 화합물이며, 디알킬－ 또는 디아릴－디알콕시실란(Ⅲ)(이하 ″디알콕시실란″이라 한다)은 2작용성 화합물이다.
R1부터 R6까지의 각각은 알킬 또는 아릴기에 해당한다. 그들중에서, R2, R4및 R5는 메틸기, 에틸기 또는 페닐기가 바람직하고, 더욱 바람직하게는 메틸기 또는 페닐기이다. 그들은 동일하거나 또는 다를 수 있다. R1, R3및 R6의 각각은 C1내지 C4알킬 또는 페닐기가 바람직하고 반응 속도가 빠른 이유로 메틸기 또는 에틸기가 더욱 바람직하다. 이것 또한 동일하거나 다를 수 있다.
테트라알콕시실란(Ⅰ)의 특이한 예로 테트라메톡시실란, 테트라에톡시실란, 테트라이소프로폭시실란, 테트라페녹시실란 등이 있다. 그들중에서, 테트라메톡시실란 및 테트라에톡시실란이 바람직하다.
트리알콕시실란(Ⅱ)의 특별한 예로는 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리이소프로폭시실란, 메틸트리페녹시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리이소프로폭시실란, 에틸트리페녹시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 페닐트리이소프로폭시실란, 페닐트리페녹시실란 등이 있고, 이들중에서, 메틸트리메톡시실란, 메틸트리페녹시실란 및 메틸트리에톡시실란이 바람직하다.
디알콕시실란(Ⅲ)의 특이한 예로는 디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸디이소프로폭시실란, 디메틸디페녹시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디에틸디이소프로폭시실란, 디에틸디페녹시실란, 디이소프로필디메톡시실란, 디이소프로필디에톡시실란, 디이소프로필디이소프로폭시실란, 디이소프로필디페녹시실란, 디페닐디메톡시실란, 디페닐디에톡시실란, 디페닐디이소프로폭시실란, 디페닐디페녹시실란 등이 있고 이들중에서, 디메틸디메톡시실란, 디메틸디에톡시실란 및 디페닐디에톡시실란이 바람직하다.
테트라알콕시실란(Ⅰ), 트리알콕시실란(Ⅱ) 및 디알콕시실란(Ⅲ)이 몰분율은 0.140.50~ : 0.03~0.66 : 0.11~0.66이고 바람직하게는 0.25~0.42 : 0.29~0.38 : 0.29~0.38이다.
실록산 전중합체 조성물에서 4작용성 화합물의 함량이 증가하면, 도포된 막은 딱딱하며, 절연막이 형성시에 막의 가열 또는 냉각에 의해 균열되는 경향이 있다. 이와 같이, 그의 몰분율은 0.14 내지 0.50이 바람직하다. 3작용성 화합물의 함량이 너무 작으면 막이 규열되는 경향이 있다. 그것이 너무 크면, 기판과의 접착성이 나빠진다. 따라서, 그의 몰 분율은 0.03 내지 0.66이 바람직하다. 2작용성 화합물의 함량이 작으면, 막이 균열 저항성을 잃고 기판과의 접착성은 개선되나 미세한 홈을 채우는 능력을 잃는다. 그것이 너무 크면, 막이 크게 수축하고 표면 균일성 및 기판과의 접착성이 열악하다. 즉, 그의 몰분율은 0.11 내지 0.66이다.
2작용성 화합물의 존재가 중합체 사슬의 절단을 유발할 수도 있으므로, 다시말해서 열처리에 의해 절연막을 형성하는 단계에서 해중합이 일어날 수 있으므로, 생성된 막에는 응력이 남아있지 않아 내균열성이 증진될 수 있다고 추측된다.
만일 2작용성 실록신 전중합체가 폴리디메틸실록산과 같은 다른 작용성 전중합체의 하나와 혼합되면 막형성도중에 2작용성 실록산 전중합체의 일부가 열처리에 의해 분해 및 증발하여 그 일부가 해중합되고 다른 중합체 사슬과 중축합된다. 그러나, 폴리디메틸실록산은 막표면 근처에 축적되고 중합하여 기판과 막의 접착성이 나쁘게 될뿐만 아니라 막의 표면 균일성이 감소된다.
GPC법(폴리스티렌의 분자량으로 전환)에 의해 측정한 실록산 전중합체의 중량 평균 분자량은 2,000 내지 50,000, 바람직하게는 3,000 내지 30,000이다.
중량 평균 분자량이 2,000보다 작으면, 막형성능이 열악하고 막내에서 중합체의 잔여량이 감소한다. 분자량이 50,000보다 크면, 중합체 용액의 점도가 비실제적으로 높다.
전중합체의 분산도 Q는 20을 넘지 않는것이 바람직하고, 5를 넘지 않으면 더욱 바람직하고, 3을 넘지 않으면 가장 바람직하다. 분산도가 20을 넘으면 매끄러운 표면을 가진 도포막을 얻지 못한다.
이제, 본 발명의 실록산 전중합체의 제법을 설명한다. 알콕시실란의 중축합은 산촉매 또는 알칼리촉매 및 물의 존재하에서 수행한다. 산촉매의 대표적 예는 염산, 질산, 황산, 아세트산 등이다. 알칼리촉매의 대표적 예는 수산화나트륨, 수산화칼륨, 암모니아, 수산화테트라메틸암모늄, 피리딘 등이 있다. 본 발명의 실록산 전중합체 중축합에 이들 촉매들 중 어느것을 사용해도 무방하지만, 후정제가 쉬운 염산, 아세트산 및 암모니아가 바람직한데, 이는 반도체에 피복될 절연막의 순도가 높아야 하기 때문이다. 반응온도는 150℃이하이고, 0°내지 100℃가 바람직하다.
통상적으로, 테트라알콕시실란, 트리알콕시실란 및 디알콕시실란이 동시에 중합되는 데, 이들 성분을 중합계에 임의의 순서로 첨가한다. 더욱 바람직하게는, 디알콕시실란을 1차로 중축합한 후 테트라알콕시실란 및 트리알콕시실란을 중축합한다. 즉, 디알콕시실란을 중합하여 2－ 내지 10－ 량체, 바람직하게는 3－ 내지 9－량체로 이루어진 올리고머를 제조하고, 이 올리고머를 테트라알콕시실란 및 트리알콕시실란과 공중합하여 중합체 사슬내에 디알킬실란의 블록을 도입한다. 그렇게하여, 절연막의 균일저항성이 증가하여, 1.5㎛이상의 두께를 갖는 절연막이 균열하지 않는다.
실록산의 전중합은 회분식 또는 연속식으로 용매의 존재 또는 부재하에서 수행할 수 있다. 용매의 예로는 알코올(예, 메탄올, 에탄올, 이소프로판올 등), 케톤(예, 메틸에틸케톤, 메틸이소부틸케톤 등) 및 방향족 화합물(예, 벤젠, 톨루엔 등)이 있다. 전중합에 사용되는 용매는 본 발명의 절연막 형성 조성물에 함유된 용매의 전체 또는 일부를 형성할 수 있다.
촉매는 중합계에 물을 첨가하기전에 첨가할 수 있고 또는 물과 함께 적가할 수도 있다.
또는, 디알콕시실란은 촉매 및 물 존재하에서 중축합된 후에 테트라알콕시실란, 트리알콕시실란 및 물을 적가한다.
물의 양은 이론량(알콕시기 2개당 물 한분자)의 0.9 내지 1.2배를 사용한다. 물의 양이 너무 많으면, 중합체는 겔화하여 유기용매에 불용성인 물질을 형성한다. 물의 양이 너무 적으면, 미반응 알콕시기가 바람직하지 못할 정도로 많이 남는다.
이상의 서술로 볼때, 본 발명에 의해 제조된 중합체가 4－, 3－ 및 2－ 작용성분의 블록 또는 랜덤 공중합체이기 때문에, 상기 중합체를 함유하는 절연막은 통상의 절연막보다 월등한 성질을 갖고 있다.
이어서, 본 발명의 반도체용 절연막 형성에 사용되는 액체 조성물이 설명될 것이다.
상기에 서술된 방법에 의해 제조된 실록산 전중합체가 유기용매에 적절한 농도로 용해된 용액형태로 사용된다. 용매의 예로는 알코올(예, 메탄올, 에탄올, 이소프로판올 등), 케톤(예, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤 등), 에틸렌글리콜의 모노알킬에테르(예, 부틸셀로솔브 등), 프로필렌글리콜의 모노알킬에테르(예, 1－메톡시－2－프로판올 등), 방향족 화합물(예, 벤젠, 톨루엔 등) 및 그들의 혼합물이 있다.
실록산 전중합체의 농도는 적용조건에 따라 다르나, 보통은 최소한 4중량%이고, 최소한 10중량%인 것이 바람직하다.
절연막은 반도체상에 하기와 같이 형성될 수 있다 :
절연막 형성 조성물에 반도체 표면에 스핀코팅 또는 딥코팅한다. 용매를 공기건조 또는 저온가열에 의해 완전히 증발시킨 후에, 반도체상의 조성물을 산소존재하에서 400℃이상의 온도에서 최소한 10분간, 바람직하게는 최소한 30분간 가열하여 미반응 알콕시기를 분해시켜 실록산 결합을 형성시킨다.
하기 실시예에서 본 발명을 구체적으로 설명할 것이나 이것이 본 발명을 제한하는 것은 전혀 아니다. 여기서 중합체의 물리화학적 성질은 다음에 의해 측정된다.
중량 평균 분자량(Mw)의 측정
GPC(겔 투과 크로마토그래피 ; gel permeation chromatography)에서 측정된 값을 폴리스티렌(표준구 : SL－105, 쇼와덴꼬가 제조한 시리즈, 쇼덱스 스탠다드)에 대한 분자량으로 환산한다.
GPC측정은 쇼덱스 A－80M(8mm×500mm) 및/또는 KF－802(8mm× 300mm(둘다 쇼와덴꼬사제품)을 컬럼으로 사용하고, 검출기로는 RI, 용리액으로는 에틸 아세테이트를 사용하여, 트리로타－Ⅲ(TRIROTAR－Ⅲ, 니뽄분꼬사제작)에 의해 수행된다. 유속은 1ml/분이다.
분산도
분산도는 Q는 다음 식에 따라서 통상적인 방법으로 계산한다.
[수학식 1]
Q＝Mw/Wn
Mn : 수평균 분자량
Mw : 중량 평균 분자량
피복막의 두께
피복막의 두께는 란크테일로 흡손이 제작한 탤리스텝(Talistep, Ranktailor Hobson)으로 측정하였다.
실시예에서, 절연막 형성 조성물은 마까사 스피너 1H－360(마까사가 제작한 Mikasa Spinner 1H－360)를 사용하는 스핀코텅에 의해 반도체상에 적용되었는데, 이는 수 ml의 조성물을 반도체 표면에 떨어뜨리고 15초 동안 500~3500rpm으로 회전 도포하여 수행되었다.
[실시예 1]
교반기가 달린 1ι플라스크에 디메텔에톡시실란(DMDES)(157g), 메틸트리에톡시실란(MTES)(157g), 테트라에톡시실란(TEOS)(220g) 및 이소프로판올(160g)을 채우고, 0.1N－HCI(10.6g) 및 순수한 물(98g)의 혼합물을 한꺼번에 첨가한다. 초기온도는 25℃이었다. 반응이 진행함에 따라 온도가 50℃로 올라갔다. 반응이 시작되고 20분이 되면, 반응 혼합물을 가열하여 80℃로 올리고 1시간 동안 환류하여 Mw가 7,500이고 분산도 Q가 1.36인 전중합체를 제조한다.
이소프로판올 재 40%실록산 전중합체 용액을 패턴이 없는 실리콘 웨이퍼 위에 스핀코팅한다. 피복된 웨이퍼를 질소 및 산소의 80 : 20부피의 혼합 기체를 함유하는 대기를 갖는 확산로에서 100℃로 10분간 가열하고, 450℃로 30분 구워서 웨이퍼상에 절연막을 형성한다. 그 막은 14,000Å의 두께를 갖는다. 현미경(확대비율, 80배)으로 막표면을 관찰하면 막표면에 균열이 일어나지 않았음을 알 수 있다.
웨이퍼상의 막을 450℃에서 30분간 다시 가열한다. 막의 두께는 변하지 않고 14,000Å 그대로 있으며, 표면에는 균열이 전혀 일어나지 않았다.
웨이퍼상의 막을 500℃에서 30분간 더욱 가열하였다. 막 두께는 13,900Å이었으므로 가열전과 가열후의 막두께에는 실질적인 변화가 없었다.
이소프로판올내 40% 실록산 전중합체 용액을 이소프로판올로 1.3배 부피비율로 희석하고 1㎛수준차의 알루미늄 패턴을 갖는 4인치 웨이피성에 3,500rpm으로 스핀코팅하였다. 웨이퍼를 100℃에서 10분간 가열하고 450℃에서 30분간 가열하였다. 알루미늄 배선상의 막두께는 2,000Å이었고 홈에서는 11,800Å이었다.
절연막이 형성된 웨이퍼를 절단하여 홈에 채워진 정도와 표면 균일성을 주사전자현미경(확대배율 10,000배)으로 관찰하여 양호한 상태임을 알았다. 막표면에는 균열이 전혀 일어나지 않았다.
[실시예 2]
교반기가 달려있는 500ml 둥근 플라스크에 DMDES(60g), MTES(71g) 및 TEOS(42g)을 채운다. 그런후에, 이소프로판올(30g), 0.1N－HCl(4g) 및 순수한 물(32g)의 혼합물을 상온에서 30분에 걸쳐 일정한 속도로 적가한다. 그런후에, 온도를 10분에 걸쳐 80℃로 올리고 한시간동안 환류한다. 반응 혼합물은 Mw가 6,100이고 분산도 Q가 1.4인 실록산 전중합체를 35중량% 함유한다.
실시예 1에서와 같은 방법으로, 상기 전중합체 용액을 패턴이 없는 웨이퍼와 알루미늄 배선이 있는 웨이퍼에 피복시킨다. 14,000Å까지의 두께를 갖는 절연막은 균열이 전혀 일어나지 않았으나 16,000Å 두께의 절연막은 표면 전체에 균열이 발생하였다. 홈에 채워진 정도와 표면 균일성은 만족할만 하였다.
[실시예 3]
교반기가 달려있는 500ml 둥근 플라스크에, DMDES(105g), 이소프로판올 (40g) 및 진한 염산(42g)을 채우고 순수한 물(10g)을 약 1분에 걸쳐 상온에서 적가하고 30분간 교반한다. 이소프로판올 및 생성되는 에탄올을 감압하에서 증발시킨 후, MTES(100g), TEOS(150g) 및 30% 염산(0.1ml)을 가하고 10분간 교반한다. 그런후에 순수한 물(44g)을 2시간에 걸쳐 적가하여, 얼음으로 플라스크를 냉각시켜 반응 온도를 35℃ 이하로 유지하며 중축합 반응을 진행한다. 물을 첨가 완료한 후 10분이 지나서 생성된 에탄올을 제거하고 이소프로판올(180g)을 가하여 Mw가 54,000이고 분산도 Q가 3.0인 실록산 전중합체를 얻는다.
톨루엔(180g)을 전중합체에 가하여 33중량%의 전중합체를 함유하는 절연막 형성액을 제조하고, 그 용액을 0.2㎛공극의 막필터로 여과하여 겔과 같은 입자를 제거한다. 그 용액을 회전자의 회전속도를 바꾸어가며 웨이퍼에 코팅하고 실시예 1과 같은 방법으로 가열하고 굽는다. 형성된 막 표면을 현미경으로 80배 확대하여 보면 18,000Å이하의 두께를 갖는 막에는 균열이 전혀없고, 20,000Å두께의 절연막에는 몇몇 균열이 일어났음을 알 수 있었다. 18,000Å두께의 절연막으로 피복된 웨이퍼를 500℃에서 30분간 다시 가열하여도 막 두께에는 실질적인 변화가 없었다.
[실시예 4]
본 발명 절연막의 접착성을 평가하기 위하여, 실시예 1, 2 및 3에서 제조한 전중합체 용액 각각을 3,500rpm으로 실리콘 웨이퍼, 알루미늄 증착 실리콘 웨이퍼, CVD법으로 SiO2층이 형성된 실리콘 웨이퍼 및 CVD법으로 Si3N4층이 형성된 실리콘 웨이퍼에 코팅하였다. 그런후에, 각 웨이퍼를 확산로내에서 100℃로 10분간 가열하고 450℃에서 30분 구워서 절연막을 형성한다.
막표면을 칼로 잘라 5mm사각형을 표시한다. 접착 테이프(셀룰테이프, Celotap e, 니찌방의 상품명)을 절단 표면에 붙인 후 재빨리 떼어낸다. 막의 어느 부분도 벗겨지지 않았다.
[실시예 5 및 6]
실시예 1에서 DMDES 대신에 디페닐디에톡시실란(DPDES)의 동몰량을 사용하고(실시예 5) 또는 MTES 대신에 페닐트리에톡시실란(PTES)의 동몰량을 사용하여, 절연막 형성 조성물을 제조하고, 절연막을 웨이퍼에 형성한다.
450℃에서 재가열한 후의 균열 저항성이 균열이 일어나지 않는 최고의 막두께로서 평가되었다. 결과는 표 1에 나타내었다.
[표 1]
Figure kpo00001
[실시예 7~10 비교실시예 1~8]
실시예 3에서 DMDES, MTES 또는 TEOS의 양을 변화시키고 조성물을 130℃에서 10분 가열하고, 그것을 450℃에서 30분 가열하는 방법으로, 절연막을 웨이퍼에 형성하고 그의 균열 저항성을 평가하였다. 그 결과는 표 2에 나타내었다.
[표 2]
Figure kpo00002
참고 :*1)균열이 일어남,*2)1단계 구움에 의해 고화되지 않음
[실시예 11~16]
실시예 3에서 DMDES 소단량체의 조성을 바꾸어서, 웨이퍼상에 절연막을 형성하였다. 그의 균열 저항성을 평가하였다. 올리고머 조성은 기체 크로마토그래피로 분석하였다. 결과를 표 3에 나타내었다.
[표 3]
Figure kpo00003

Claims (11)

  1. 하기의 (a), (b), (c)의 (a) : (b) : (c)＝0.14~0.50 : 0.03~0.66 : 0.11~0.6 6몰분율 혼합물을 가수분해 및 중축합하여 제조한 실록산 전중합체의 경화산물을 함유함을 특징으로 하는 반도체용 절연막 :
    (a) 테트라알콕시실란 : Si(OR)1)4(Ⅰ)
    (b) 알킬－ 또는 아릴－트리알콕시실란 : R2Si(OR3)3(Ⅱ)
    (c) 디알킬－ 또는 디아릴－디알콕시실란 : R4R5Si(OR6)2(Ⅲ)
    (상기 식에서, R1~R6는 같거나 다르고 1 내지 6탄소원자를 갖는 알킬기 또는 6내지 10탄소원자를 갖는 아릴기이다.)
  2. 제1항에 있어서, 전중합체, 디알킬－ 또는 디아릴－디알콕시실란을 중축합하여 2－ 내지 10－량체로 이루어진 올리고머를 형성한 다음, 이 올리고머를 테트라알콕시실란 및 알킬－ 또는 아릴－트리알콕시실란과 중축합함으로써 제조되는, 디알킬－ 또는 디아릴－디알콕시실란의 블록을 함유하는 것임을 특징으로 하는 반도체용 절연막.
  3. 제1항에 있어서, 전중합체가 2,000 내지 50,000의 중량 평균 분자량을 갖는 것을 특징으로 하는 반도체용 절연막.
  4. 제1항에 있어서, R1, R3및 R6이 같거나 다르고 각각 C1~C4알킬기 또는 페닐기임을 특징으로 하는 반도체용 절연막.
  5. 제1항에 있어서, R2, R4및 R5가 같거나 다르고, 각각 메틸기 또는 페닐기임을 특징으로 하는 반도체용 절연막.
  6. 하기의 (a), (b), (c)의 (a) : (b) : (c)＝0.14~0.50 : 0.03~0.66 : 0.11 : 0.6 6몰분율 혼합물을 가수분해 및 중축합하여 제조한 실록산 전중합체 혼합물을 유기용매에 녹여서 반도체 표면에 도포하고 그것을 산소 존재하에서 400℃ 이상의 온도로 열처리하는 것을 특징으로 하는 반도체 상에 절연막의 형성방법.
    (a) 테트라알콕시실란 : Si(OR)1)4(Ⅰ)
    (b) 알킬－ 또는 아릴－트리알콕시실란 : R2Si(OR3)3(Ⅱ)
    (c) 디알킬－ 또는 디아릴－디알콕시실란 : R4R5Si(OR6)2(Ⅲ)
    (상기 식에서, R1~R6는 같거나 다르고 1 내지 6탄소원자를 갖는 알킬기 또는 6내지 10탄소원자를 갖는 아릴기이다.)
  7. 하기의 (a), (b), (c)의 (a) : (b) : (c)＝0.14~0.50 : 0.03~0.66 : 0.11~0.6 6몰분율 혼합물을 가수분해 및 중축합하여 제조한 실록산 전중합체 및 유기용매를 함유하는 것을 특징으로 하는 반도체용 절연막 형성에 사용하는 액상 조성물 :
    (a) 테트라알콕시실란 : Si(OR)1)4(Ⅰ)
    (b) 알킬－ 또는 아릴－트리알콕시실란 : R2Si(OR3)3(Ⅱ)
    (c) 디알킬－ 또는 디아릴－디알콕시실란 : R4R5Si(OR6)2(Ⅲ)
    (상기 식에서, R1~R6는 같거나 다르고 1 내지 6탄소원자를 갖는 알킬기 또는 6내지 10탄소원자를 갖는 아릴기이다.)
  8. 제7항에 있어서, 전중합체, 디알킬－ 또는 디아릴－디알콕시실란을 중축합하여 2－ 내지 10－량체로 이루어진 올리고머를 형성한 다음, 이 올리고머를 테트라알콕시실란 및 알킬－ 또는 아릴－트리알콕시실란과 중축합함으로써 제조되는, 디알킬－ 또는 디아릴－디알콕시실란의 블록을 함유하는 것임을 특징으로 하는 반도체용 절연막 형성에 사용되는 액상 조성물.
  9. 제7항에 있어서, 전중합체가 2,000 내지 50,000의 중량－평균 분자량을 갖는 것을 특징으로 하는 반도체용 절연막 형성에 사용되는 액상 조성물.
  10. 제7항에 있어서, 전중합체의 농도가 최소한 4중량%임을 특징으로 하는 반도체용 절연막 형성에 사용되는 액상 조성물.
  11. 제7항에 있어서, 유기용매가 알코올, 케톤, 에틸렌글리콜의 모노알킬에테르, 프로필렌글리콜의 모노알킬에테르, 방향족화합물 및 그들의 혼합물로 구성되는 군으로부터 선택됨을 특징으로 하는 반도체용 절연막 형성에 사용되는 액상 조성물.
KR1019860010780A 1985-12-17 1986-12-16 반도체용 절연막의 형성방법 KR950008002B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP85-285060 1985-12-17
JP28506085 1985-12-17
JP285060/1985 1985-12-17

Publications (2)

Publication Number Publication Date
KR870006141A KR870006141A (ko) 1987-07-09
KR950008002B1 true KR950008002B1 (ko) 1995-07-24

Family

ID=17686639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860010780A KR950008002B1 (ko) 1985-12-17 1986-12-16 반도체용 절연막의 형성방법

Country Status (6)

Country Link
EP (1) EP0226208B1 (ko)
JP (1) JPH0791509B2 (ko)
KR (1) KR950008002B1 (ko)
CA (1) CA1281840C (ko)
DE (1) DE3682573D1 (ko)
MX (1) MX169135B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069222B2 (ja) * 1986-01-07 1994-02-02 日立化成工業株式会社 多層配線構造の製造法
US5286572A (en) * 1988-11-28 1994-02-15 International Business Machines Corporation Planarizing ladder-type silsequioxane polymer insulation layer
US4981530A (en) * 1988-11-28 1991-01-01 International Business Machines Corporation Planarizing ladder-type silsesquioxane polymer insulation layer
JPH0386725A (ja) * 1989-08-31 1991-04-11 Fujitsu Ltd 絶縁物の製造方法及び半導体装置の製造方法
CA2027031A1 (en) * 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
JPH04233732A (ja) * 1990-08-16 1992-08-21 Motorola Inc 半導体の製造工程で使用するスピン・オン誘電体
US5114757A (en) * 1990-10-26 1992-05-19 Linde Harold G Enhancement of polyimide adhesion on reactive metals
US6423651B1 (en) * 1993-12-27 2002-07-23 Kawasaki Steel Corporation Insulating film of semiconductor device and coating solution for forming insulating film and method of manufacturing insulating film
WO1995024639A1 (en) * 1994-03-11 1995-09-14 Kawasaki Steel Corporation Method of evaluating siloxane used for forming insulation coating, coating fluid used for forming insulation coating, process for producing the fluid, process for forming insulation coating for semiconductor device, and process for producing semiconductor device by applying the above process
DE19600305C2 (de) * 1996-01-05 2001-05-03 Siemens Ag Herstellverfahren für eine Siliziumdioxid-Schicht auf einer Topographie sowie eine nach diesem Verfahren hergestellte Siliziumdioxidschicht
KR100308422B1 (ko) 1999-04-15 2001-09-26 주식회사 동진쎄미켐 스핀-온-글라스 및 감광성 수지 제거용 씬너 조성물
JP4195773B2 (ja) * 2000-04-10 2008-12-10 Ｊｓｒ株式会社 層間絶縁膜形成用組成物、層間絶縁膜の形成方法およびシリカ系層間絶縁膜
US6413647B1 (en) * 2000-02-28 2002-07-02 Jsr Corporation Composition for film formation, method of film formation, and silica-based film
US7128976B2 (en) 2000-04-10 2006-10-31 Jsr Corporation Composition for film formation, method of film formation, and silica-based film
US6455443B1 (en) * 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
US6617609B2 (en) * 2001-11-05 2003-09-09 3M Innovative Properties Company Organic thin film transistor with siloxane polymer interface
JP4471564B2 (ja) * 2002-10-31 2010-06-02 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP4225765B2 (ja) * 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
DE602004002633T2 (de) † 2003-08-15 2007-08-16 Hoden Seimitsu Kako Kenkyusho Co., Ltd., Atsugi Chromfreies Mittel zur Behandlung von Metalloberflächen
WO2005122228A1 (en) * 2004-06-07 2005-12-22 Dow Global Technologies Inc. Method for preparing a gap-filling dielectric film
JP5882583B2 (ja) * 2010-02-04 2016-03-09 東京応化工業株式会社 エアギャップ形成用シリカ系被膜形成材料及びエアギャップ形成方法
JP2013047293A (ja) * 2011-08-29 2013-03-07 Tokyo Ohka Kogyo Co Ltd 透明膜用の組成物、透明膜の形成方法、および透明膜
JP2017181798A (ja) * 2016-03-30 2017-10-05 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 低温硬化可能なネガ型感光性組成物

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5236800B2 (ko) * 1974-02-28 1977-09-17
EP0021818B1 (en) * 1979-06-21 1983-10-05 Fujitsu Limited Improved electronic device having multilayer wiring structure
JPS5828850A (ja) * 1981-08-12 1983-02-19 Fujitsu Ltd 半導体装置の製造方法
EP0076656B1 (en) * 1981-10-03 1988-06-01 Japan Synthetic Rubber Co., Ltd. Solvent-soluble organopolysilsesquioxanes, processes for producing the same, and compositions and semiconductor devices using the same
JPS61250032A (ja) * 1985-04-30 1986-11-07 Hitachi Chem Co Ltd シラノ−ルオリゴマ−液の製造法

Also Published As

Publication number Publication date
CA1281840C (en) 1991-03-19
DE3682573D1 (de) 1992-01-02
KR870006141A (ko) 1987-07-09
EP0226208A3 (en) 1988-11-02
JPS62230828A (ja) 1987-10-09
JPH0791509B2 (ja) 1995-10-04
MX169135B (es) 1993-06-23
EP0226208B1 (en) 1991-11-21
EP0226208A2 (en) 1987-06-24

Similar Documents

Publication Publication Date Title
KR950008002B1 (ko) 반도체용 절연막의 형성방법
US6232424B1 (en) Soluble silicone resin compositions having good solution stability
US7750176B2 (en) Multi-functional cyclic siloxane compound and process for preparing dielectric film by using siloxane-based polymer prepared from the compound
US7867574B2 (en) Multi-functional cyclic silicate compound, siloxane-based polymer prepared from the compound and process of producing insulating film using the polymer
EP1245642B1 (en) Siloxane-based resin and method for forming an insulating film between interconnecting layers in wafers
KR100579855B1 (ko) 절연막 형성용 코팅 조성물, 이를 이용한 저유전 절연막의제조방법 및 이로부터 제조되는 반도체 소자용 저유전절연막과 이를 포함하는 반도체 소자
US20110223329A1 (en) Films and method of production thereof
US20040024164A1 (en) Siloxane-based resin and method for forming insulating film between interconnect layuers in semiconductor devices by using the same
US6924346B2 (en) Etch-stop resins
CN1759135B (zh) 有机硅氧烷树脂以及使用该有机硅氧烷树脂的绝缘膜
JP2000340651A (ja) 低誘電率膜の製造法
KR100826208B1 (ko) 유기실록산 중합체의 제조방법, 및 이를 이용한 절연막의제조방법
JP3287119B2 (ja) シリカ系絶縁膜形成用塗布液
KR20060068348A (ko) 실록산계 중합체 및 상기 중합체를 이용한 절연막 제조방법
JPH07242747A (ja) 有機珪素重合体及び半導体装置
JPH0819380B2 (ja) 厚膜絶縁体形成用組成物の製造方法
JPS60235711A (ja) ＳｉＯ２膜の形成方法
KR100553203B1 (ko) 유기실록산 수지 및 이를 함유한 막
KR100515584B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
KR100440488B1 (ko) 반도체의 절연막 형성용 유기실리케이트 고분자 및 이를포함하는 저유전 절연막
JP2000272915A (ja) シリカ系被膜形成用塗布液、シリカ系被膜の製造法、シリカ系被膜及び半導体装置
JPH02103052A (ja) 微細加工方法
KR20050005759A (ko) 다반응성 환형 실록산 화합물, 상기 화합물로부터 제조된실록산계 중합체 및 상기 중합체를 이용한 절연막제조방법
KR20050058893A (ko) 에테르알콕시기를 포함한 다반응성 규소 화합물, 상기화합물로부터 제조된 중합체 및 이들을 이용한 절연막제조방법
JPH04133328A (ja) 絶縁膜形成用塗布液、それを用いた半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee