KR950004599A - 박막 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 CdSe 박막 트랜지스터 제조방법에 관한 것으로, 절연성기판(11)상에 게이트 전극(13)을 형성하는 공정과, 상기 결과물상에 게이트 절연막(14)을 형성하는 공정과, 상기 게이트 절연막(14)상에 CdSe 활성층(15)을 형성하는 공정, 상기 CdSe 활성층(15)상에 패시베이션막(16)을 형성하는 공정, 상기 패시베이션막(16)에 상기 CdSe 활성층(15)의 소정부분을 노출시키는 콘택홀(17)을 형성하는 공정, 및 콘택홀을 통해 CdSe 활성층(15)과 접속되도록 패시베이션막(16)상에 소오스/드레인 전극(19,20)을 형성하는 공정을 포함하여 이루어지는 제조방법에 의해 CdSe 박막 트랜지스터를 제조함으로써 게이트 절연막과 CdSe 활성층 및 패시베이션막등의 막질을 개선함과 동시에 접합특성을 향상시킬 수 있다.

Description

박막 트랜지스터 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 3 도는 본 발명의 제 1 실시예에 의한 CdSe 박막 트랜지스터 제조공정도. 제 4 도는 본 발명의 제 2 실시에에 의한 CdSe 박막 트랜지스터 제조공정도.

Claims (8)

1. 절연성기판(11)상에 게이트 전극(13)을 형성하는 공정과, 상기 결과물상에 게이트 절연막(14)을 형성하는 공정과, 상기 게이트 절연막(14)상에 CdSe 활성층(15)을 형성하는 공정, 상기 CdSe 활성층(15)상에 패시베이션막(16)을 형성하는 공정, 상기 패시베이션막(16)에 상기 CdSe 활성층(15)의 소정부분을 노출시키는 콘택홀(17)을 형성하는 공정, 및 콘택홀을 통해 CdSe 활성층(15)과 접속되도록 패시베이션막(16)상에 소오스/드레인 전극(19,20)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조방법.
2. 제 1 항에 잇어서, 상기 콘택홀(17)을 형성하는 공정후에 콘택홀내의 노출된 CdSe 활성층(15) 표면에 콘택형성 금속층(18)을 형성하는 공정을 더 포함함을 특징으로 하는 박막 트랜지스터 제조방법.
3. 제 1 항에 있어서, 상기 CdSe 활성층(15)을 형성하는 공정후에 CdSe 활성층(15)상의 소정부분에 콘택형성금속층(18)을 형성하는 공정을 더 포함함을 특징으로 하는 박막 트랜지스터 제조방법.
4. 제 2 항 및 제 3 항에 있어서, 상기 콘택형성금속층(18)은 In, Cr, Cd, Pb중의 어느 하나를 얇게 증착하여 형성함을 특징으로 하는 박막 트랜지스터 제조방법.
5. 제 1 항에 있어서, 상기 게이트 절연막(14)과 CdSe 활성층(15) 및 패시베이션막(16)의 형성공정후에 열처리공정을 행하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
6. 제 5 항에 있어서, 상기 열처리공정은 각각의 층마다 분리하여 별도로 행함을 특징으로 하는 박막 트랜지스터 제조방법.
7. 제 5 항에 있어서, 상기 열처리공정은 게이트 절연막(14)과 CdSe 활성층(15)을 차례로 형성한 후 열처리한 다음 패시베이션막(16)을 형성하고 열처리 하는 것임을 특징으로 하는 박막 트랜지스터 제조방법.
8. 제 5 항에 있어서, 상기 열처리공정은 게이트 절연막(14)을 형성하고 열처리한 다음, CdSe 활성층(15)과 패시베이션막(16)을 차례로 형성한후 열처리하는 것임을 특징으로 하는 박막 트랜지스터 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.