KR950003016B1

KR950003016B1 - 액정표시기 구동 전원회로

Info

Publication number: KR950003016B1
Application number: KR1019910017385A
Authority: KR
Inventors: 다카시 아라카와; 히로유키 모테기
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치; 도시바 마이크로 일렉트로닉스 가부시키가이샤; 다케다이 마사다카
Priority date: 1990-10-05
Filing date: 1991-10-04
Publication date: 1995-03-29
Also published as: JP2695981B2; DE69111172T2; EP0479304B1; KR920009068A; US5343221A; EP0479304A3; JPH04143791A; EP0479304A2; DE69111172D1

Abstract

내용 없음.

Description

액정표시기 구동 전원회로

제1도는 본 발명의 1실시예의 회로도.

제2도 내지 제4도는 동회로의 일부 상세도.

제5도는 동회로의 작용을 나타낸 파형도.

제6도, 제7도는 제2도, 제3도의 변형예의 회로도.

제8도는 종래예의 회로도.

제9도는 동회로의 작용을 나타낸 도표.

제10도, 제11도는 액정표시에 필요한 다른 회로도.

제12도는 제8도 내지 제11도의 각 부의 타이밍파형도.

제13도는 제1도를 얻는 전단계의 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1,2,3,4 : 소비전류를 제어할 수 있는 OP앰프

5 : OP앰프용 바이어스전압 발생회로

6 : P챈널 트랜지스터 7 : N챈널 트랜지스터

8,9,10,11,12,13,14 : 중간전압레벨을 발생시키는 전압분할용 저항

15 : 표시회로 전원 스위치용 트랜지터

16,17 : OP앰프의 소비전류 제어신호를 생성하는 게이트회로

18 : 전압분할회로 23,33 : OP앰프 전류 차단용 트랜지스터

S0∼S2 : 아날로그 스위치

[산업상의 이용분야]

본 발명의 액정표시기의 구동신호를 발생시키는 액정표시기 구동 전원회로에 관한 것이다.

[종래의 기술 및 그 문제점]

종래, 액정표시기의 다이내믹구동은, 최고전위전원과 최저전위전원 외에 이들 전위 사이의 전압레벨(이하, 중간전압레벨이라고 한다)을 통상 4개 준비하고, 표시데이터에 따라서 적절한 전압레벨을 액정표시기의 각 세그먼트단자와 각 공통단자에 인가함으로써 이루어진다. 이 중간 전압레벨은 저항기에 의한 전압분할에 의해 생성하는 것이 일반적이다.

제8도에 나타낸 종래의 회로예에서는, 액정인가전압을 교류화하기 위해 FR(Frame)신호에 의해, 제9도의 도표, 제12도의 파형으로부터도 알 수 있는 바와 같이, FR=0일 때의 최고전위(V), 중간전압레벨(V2H, V1H), 최저전위(0)의 조(組)와, FR=1일 때의 최고전위(V), 중간전압레벨(V3L, V2L), 최저전위(0)의 조를 교대로 발생시키고, 이들 전압은 제10도의 세그먼트출력레벨 선택회로, 제11도의 공통출력레벨 선택회로를 통해 액정표시기에 인가된다. 이 회로예는 1/5프리바이어스(Prebias)의 경우로서, R1=R4=300kΩ, R2=R3=100kΩ, r1=r4=30kΩ, r2=r3=10kΩ 으로 했다. 제12도의 파형은 공통출력을 8개 갖는 1/8듀티(duty)의 경우를 나타내고 있다. 제12도에는 복수의 세그먼트출력과 공통출력중의 각각 1개만을 나타냈다.

이 회로에 있어서,C신호는 공통선택신호의 절환타이밍을 나타내는 펄스 신호로서, 공통신호의 절환시에 전압분할회로의 출력저항을 낮추어 액정의 응답을 빠르게 하기 위한 것이다. 즉, 전압(V)을 분할하는 저항(R1,R2,R3,R4)에 낮은 저항치를 갖는 저항(r1,r2,r3,r4)을 병열로 접속함으로써, 액정표시기가 갖는 캐패시턴스에 대한 충방전시간을 단축시키고자 한다.

그렇지만, 표시화소수가 많은 액정표시기는, 그 캐피시턴스가 크고, 전압 분할회로의 출력저항을 충분히 작게 하지 않으면 만족한 표시품위를 얻을 수 없지만, 전압분할회로의 저항을 작게 하면 소비전류가 증대하게 되는 결점이 있다.

중간전압레벨 전원의 출력저항을 자게 하기 위해 OP앰프를 사용한 예를 제13도에 나타냈다. 이 회로는 1/5프리바이어스의 경우의 예로, R1=R2=R=3=R4=R5이다. 이 제13도의 회로에서는 OP앰프(OP1∼OP4)는 능동상태이고, 소비전류는 크다.

[발명의 목적]

이에 본 발명은 상기와 같은 점을 감안해서 이루어진 것으로, 충분한 표시 품위를 얻을 수 있도록 출력저항이 작고, 또 소비전력이 작은 액정표시가 구동전원회로를 제공하고자 함에 그 목적이 있다.

[발명의 구성]

상기한 목적을 달성하기 위해 본 발명은, (1) 액정표시기에 필요한 중간전압레벨을 발생시키는 전압분할회로와, 이 회로의 전압을 입력으로 하여 전압폴로워(voltage follower)동작을 하는 OP앰프를 갖추고 있고, 상기 OP앰프는, 액정인가전압을 교류화하기 위한 신호에 따라 상기 OP앰프이 출력이 액정전원으로서 사용되지 않는 기간에는 사용하지 않는 OP앰프를 기능시키는 전류가 저감화되도록 되어 있는 것을 특징으로 하는 액정표시기 구동 전원회로이다.

또, 본 발명은, (2) 상기 중간전압레벨을 발생시키는 전압분할회로는, 그 회로의 일부의 저항을 더욱 세분화하여 그 저항을 외부로부터의 신호에 의한 스위치동작으로 선택적으로 기능시키는 것을 특징으로 하는 상기 (1)에 기재된 액정표시기 구동 전원회로이다.

(작용)

즉 상기와 같이 구성된 본 발명은, OP앰프로서 외부로부터의 신호에 따라 소비전력을 삭감하는 기능을 갖춘 것을 사용하여 액정표시기 구동에 필요한 중간레벨전압을 낮은 출력저항으로 출력할 수 있도록 해 둔다. 액정인가전압을 교류화하기 위한 신호에 의해, 어떤 중간레벨전압이 전원으로서 불필요한 기간에는 그 중간레벨전압을 출력하는 OP앰프의 소비전력을 감소시키게 된다. 그에 따라, 모든 OP앰프를 기능상태로 하는 제13와 같은 경우보다도, 소비전력을 작게 할 수 있다. 또 본 발명은 상기 (2)의 구성으로, 소정의 프리바이어스를 얻는 전압분할회로의 저항치를 간단한 소프트웨어로 실현할 수 있도록 한 것이다.

(실시예)

이하, 도면을 참조해서 본 발명의 1실시예를 상세히 설명한다.

C-MOS집적회로에 의한 액정표시기 구동회로내장 원칩 마이크로컴퓨터 적용한 본 실세예에의 전원회로를 제1도에 나타냈다. 이 전원회로에서 생성되는 중간전압레벨은 V3,V2, V1의 각 점으로부터 출력되어 제10도에 나타낸 세그먼터트출력레벨 선택회로, 제11도에 나타낸 공통출력레벨 선택회로를 매개로 액정표시기의 세그먼트전극 및 공통전극에 공급되고 있다. OP앰프(1,2)는 초단입력부에 N챈널 MOSFET를 사용한 OP앰프이고, OP앰프(3,4)는 초단입력부에 P챈널 MOSFET를 사용한 OP앰프로서, 그 회로의 상세(詳細)를각각 제2도 및 제3도에 나타냈다.

이들 OP앰프는 OFF(오프)신호 입력단자를 갖추고 있고, 이 입력신호에 의해 전력소비가 0인 오프상태로 할 수 있다. 또 오프상태에 있어서는, 출력단자가 고임피던스상태로 되는 특징이 있다. 각 OP앰프는 출력을 부(-)입력으로 귀환시킨 전압폴로워구성으로 되어 있고, 기능상태면 정(+)입력에 인가된 전압레벨이 낮은 출력임피던스로 출력에 나타나게 된다.

제2도의 OP앰프는 차동단(21), 출력단(22)을 갖추고 있고, 트랜지스터(23)에 의해 OP앰프전류를 컷오프(cut-off)할 수 있도록 되어 있다. 또 제3도의 OP앰프는 차동단(31), 출력단(32)을 갖추고 있고, 트랜지스터(33)에 의해 OP앰프전류를 컷오프할 수 있도록 되어 있다.

바이어스전압 발생회로(5)는, OP앰프내부에서 정전류동작을 시키는 N챈널트랜지스터(24,25) 및 P챈널 트랜지스터(34,35)에 대해 각각 게이트 바이어스 전압(Nbias, Pbias)을 공급하고 있다. 이를 위한 회로의 상세를 제4도에 나타냈다. OP앰프의 입력으로 되는 전압레벨은 저항(8,9,10,11,12,13,14)에 의해 전원전압(V)을 분할하는 전압분할회로(18)로 얻어 있다. 여기서, 저항(10,11,12)은 제13도의 저항(R3)에 상당하고, 이들 저항에는 그것을 단락하기 위한 아날로그 스위치(S0,S1,S2)가 있으며, 저항(10,11,12)의 합성저항치가 CPU부 부터 전송되는 B2, B1, B0에 의해 결정되도록 구성되어 있다. 그에 따라, 액정에 인가되는 프리바이어스치를 프로그램에 의해 설정할 수 있게 된다. CPU부로부터는 더욱이, 표시용 전원의 제어를 위한 PDOWN(Power Down)신호가 입력된다. 이 신호가 "1"레벨[전원전압(V)의 레벨]인 경우에는, N챈널 트랜지스터(15)가 컷오프됨과 더불어 게이트회로(16,17)를 통해 4개의 OP앰프(1∼4)를 오프상태로 하고, 더욱이 바이어스전압 발생회로(5)의 소비전류를 차단함으로써 액정구동회로의 전력소비를 완전히 억제한다. 즉, 표시기능을 사용하지 않을때에는, PDOWN신호를 "1"로 함으로써 시스템의 소비전력을 삭감할 수 있다. 저항(8,9,13,14)의 저항치는 같으므로 이 값을 R로 하고, 저항(10,11,12)의 합성저항치를 r로 한다. 그리고 OP앰프(1∼4)의 정(+)입력단자에 인가되는 중간 전압레벨을 각각 V2H, V1H, V3L, V2L로 하면,

V2H=[(3R+r)/(4R+r)]ㆍV

V1H=[(2R+r)/(4R+r)]ㆍV

V3L=[2R/(4R+r)]ㆍV

V2L=[R/(4R+r)]ㆍV

이다. 또 프리바이어스의 값은,

[R/(4R+r)]ㆍV

이다. 본 실시예에서는 R=200kΩ, 저항(10,11,12)을 각각 400kΩ, 200kΩ, 100kΩ으로 설정하고 있다. 저항(10,11,12)을 단락하고 있는 아날로그 스위치(S0∼S2)의 온저항은 이들 저항치보다 충분히 작아서 거의 0으로 볼 수 있도록 설계되어 있다. 따라서, 합성저항치(r)는 (B2,B1,B)=(0,0,0)인 경우의 0으로부터 (B2,B1,B)=(1,1,1)인 경우의 700kΩ까지 가변할 수 있다. 즉, 프리바이어스의 값으로는 V/4로부터 V/7.5까지 선택할 수 있다. FR신호는 액정인가전압을 교류화하기 위한 신호로서, PDOWN신호가 "0"일 때에는 듀티브가 1/2인 교번신호가 인가되고 있다. FR신호가 "1"인 기간에서는, OP앰프(1,2)는 오프상태로 되고, OP앰프(3,4)는 능동상태로 된다. 또 P챈널 트랜지스터(6)는 컷오프되고, N챈널 트랜지스터(7)는 도통된다. 따라서, V1점은 레벨(접지레벨), V2점은 V2L레벨, V3점은 V3L레벨을 각각 출력한다.

한편, FR신호가 "0"인 기간에서는, OP앰프(1,2)는 능동상태로 되고, OP앰프(3,4)는 오프상태로 된다. 또 P챈널 트랜지스터(6)가 도통되고, N챈널 트랜지스터(7)는 컷오프된다. 따라서, V1점은 VI1H레벨은, V2점은 V2H레벨, V3점은 V레벨(전원전압레벨)을 각각 출력한다. 이상의 설명으로부터, FR신호와 V1, V2, V3의 각 점의 출력전압레벨의 관계는 제5도에 나타낸 타이밍차트로 표시할 수 있다. 제5도에서는 저항(8,9,13,14)의 저항치(R)와 저항(10,11,12)의 합성 저항치(r)가 같은, 1/5프리바이어스의 경우의 중간전압레벨을 예로서 나타내고 있다.

또한, 오프상태를 갖는 OP앰프로서는 제2도, 제3도 외에 제6도, 제7도에 나타낸 것을 생각할 수 있다. 여기서 서로 대응하는 부분에는 대응하는 도면부호를 이용함과 더불어 대시(dash)를 붙여 둔다.

이하, 제6도 및 제7도의 OP앰프에 대해 설명한다.

제6도의 OP앰프는, 차동단(21')과 출력단(22')을 갖추고 있고, 트랜지스터(23')에 의해 차동단(21')의 소비전류를, 트랜지스터(23")에 의해 출력단(22')의 소비전류를 각각 컷오프(cut-off)할 수 있도록 되어 있다. 또, 제7도의 OP앰프는 차동단(31')과 출력단(32')을 갖추고 있고, 트랜지스터(33')에 의해 차동단(31')의 소비전류를 트랜지스터(33")에 출력단(32')의 소비전류를 각각 컷오프할 수 있도록 되어 있다. 한편, 제6도의 트랜지스터(24')는 차동단(21')을 정전류동작시키는 것이고, 트랜지스터(25')는 출력단(22')의 정전류부하이다. 또, 제7도의 트랜지스터(34')는 차동단(31')을 정전류동작시키는 것이도, 트랜지스터(35')는 출력단(32')의 정전류부하이다.

상기 실시예에 의하면, 제13도와 같이 OP앰프를 버퍼로서 사용한 액정전원회로에서 얻어지는 것과 동일한 표시품위가 얻어지고, 게다가 그 소비저류는 거의 반감시킬 수 있다. 또 제8도에 나타낸 전압분할저항회로에서는, 액정에 인가되는 프리바이어스치를 변화시키기 위해서는 적어도 4개의 저항치(r1,r4,R1,R4 혹은 r2,r3,R2,R3)를 동시에 변화시킬 필요가 있고, 소프트웨어에 의한 프리바이어스치 제어를 수행하기 위해서는 회로요소의 양이 더없이 많아지게 되는 결점이 있지만, 제1도의 회로에서는 CPU로부터의 제어신호(B0∼B2)에 의해 실질적으로 1개의 저항치[제13도의 R3에 상당하는 저항(10∼12)]를 변화시키는 것만으로 족하므로, 용이하게 소프트웨어 제어기능을 실현할 수 있는 특징이 있다.

한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 충분한 표시품위를 얻을 수 있도록 출력저항이 작고, 저소비전력화가 가능하며, 또한 소정전압을 얻는 저항치제어가 간단한 액정표시기 구동 전원회로를 제공할 수 있게 된다.

Claims

최전압레벨("V")과 최저압레벨("O")을 전압분할하여 액정표시기에 필요한 복수의 중간전압레벨("V2H", "V1H", V3L", "V2L")을 발생시키는 전압분할회로(18)와, 이 회로의 중간전압레벨을 출력(V1∼V3)으로서 출력하는 OP앰프(1∼4)를 갖추고 있고, 상기 OP앰프(1∼4)는, 상기 액정표시기를 교류화하기 위한 절환신호(FR)에 따라 상기 OP앰프의 제1조를 능동상태로, 상기 능동상태로 설정되는 조의 OP앰프의 제2조를 오프상태로 설정하여 회로의 전력소비를저감화하고, 상기 능동상태로 설정되는 조의 OP앰프가 상기액정표시기의 세그먼트전극 및 공통전극으로의 출력을 결정하는 것을 특징으로 하는 액정표시기 구동 전원회로.
제1항에 있어서, 상기 저압분할회로(18)는 서로 직렬로 접속된 복수의 저항(8∼14)으로 이루어지고, 이 복수의 저항의 중간부에 설치된 저항(10∼12)은 합성저항을 형성하며, 이 합성저항을 형성하는 복수의 저항은 스위칭회로(S0∼S2)와 각각 병렬로 접속되고, 상기 합성저항의 값이 상기 스위칭회로의 제어에 의해 가변하는 하는 것을 특징으로 하는 액정표시기 구동 전원회로.
제1항에 있어서, 상기 전압분할회로(18)는 최고전압레벨("V")용의 라인과 최저전압레벨("0")용의 라인간에 서로 직렬로 접속된 제1저항(8), 제2저항(9), 한 조의 제3조항(10∼12), 제4저항(13) 및 제5저항(14)으로 이루어지고, 각 저항과 상기 한 조의 저항간의 접속점으로부터 중간전압레벨("V2H", "V1H", "V3L", "V2L")을 갖는 전압출력이 얻어지며, 이 전압출력이 상기 OP앰프(1∼4)에 각각 공급되는 것을 특징으로 하는 액정표시기 구동 전원회로.
제3항에 있어서, 상기 한 조의 저항은 스위칭회로(S0∼S2)각각 병렬로 접속된 복수의 저항(10∼12)으로 이루어지고, 상기 한 조의 저항의 합성저항치는 상기 스위칭회로의 제어에 의해 결정되어 프리바이어스치를 결정하는 것을 특징으로 하는 액정표시기 구동 전원회로.
제1항에 있어서, 상기 복수이 OP앰프(1∼4)는 각각, 그들 각각의 출력이 그들 각각의 입력측으로 귀환되는 전압폴로워구조를 갖도록 구성되어 있는 것을 특징으로 하는 액정표시기 구동 전원회로.
제1항에 있어서, 상기 제1조의 OP앰프의 초단입력부는 N챈널 MOS FET로 구성되고, 상기 제2조의 OP앰프의 초단입력부는 P챈널 MOSFET로 구성되어 있는 것을 특징으로 하는 액정표시기 구동 전원회로.
제1항에 있어서, 상기 절환신호는 FR(Frame)신호로 이루어지고, 표시프레임단위마다 프레임신호를 반전하기 위한 수단이 제공되는 것을 특징으로 하는 액정표시기 구동 전원회로.
제1항에 있어서, 상기 OP앰프(1∼4)는, 상기 액정표시기의 표시 기능이 사용되지 않도록 하기 위해 PDWON(Power Down)신호에 응답하여 오프상태로 되도록 구성되어 있는 것을 특징으로 하는 액정표시기 구동 전원회로.
제1항에 있어서, 바이어스전압을 발생하여 상기 OP앰프(1∼4)에 공급하고, 상기 액정표시기의 표시기능을 사용하지 않는 경우에 발생되는 PDOWN신호에 의해 오프상태로 설정되는 바이어스전압 발생회로(5)를 더 구비한 것을 특징으로 하는 액정표시기 구동 전원회로.