KR950001967A - 반도체 집적회로의 회로소자값 조정회로 및 방법 - Google Patents

반도체 집적회로의 회로소자값 조정회로 및 방법 Download PDF

Info

Publication number
KR950001967A
KR950001967A KR1019930010634A KR930010634A KR950001967A KR 950001967 A KR950001967 A KR 950001967A KR 1019930010634 A KR1019930010634 A KR 1019930010634A KR 930010634 A KR930010634 A KR 930010634A KR 950001967 A KR950001967 A KR 950001967A
Authority
KR
South Korea
Prior art keywords
circuit
signal
circuit element
element value
opening
Prior art date
Application number
KR1019930010634A
Other languages
English (en)
Other versions
KR960011261B1 (ko
Inventor
신영호
이정인
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930010634A priority Critical patent/KR960011261B1/ko
Priority to US08/258,103 priority patent/US5450030A/en
Priority to JP12929294A priority patent/JP3502442B2/ja
Publication of KR950001967A publication Critical patent/KR950001967A/ko
Application granted granted Critical
Publication of KR960011261B1 publication Critical patent/KR960011261B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 집적회로 내부의 회로소자값 조정회로와 방법에 관한 것으로, 소작개폐수단들과 개폐고정수단들을 구비하여 특정 회로소자값을 형성하기 위해 회로소자들을 제어신호에 따라 각각 개폐한 후 회로소자개폐수단들을 조합하여 두단자 사이의 특정 회로소자값 형성 후 상기 회로소자개폐수단들의 개폐를 고정하는 것으로, 각 회로소자를 고정하기 전에 정확하게 특정값과의 비교가 가능하고, 회로소자에 전기적인 충격을 가하지 않고 회로소자의 조정 및 고정을 가능하게 하여 회로소자의 열화를 막음으로써, 오차없이 정확하게 특정값과 일치하는 회로소자의 고정이 가능한 효과와 회로소자값 고정 후 사용자의 실수 및 정정기등의 전기적인 충격과 외부신호에 무관하고, 신호제어수단에 의해 회로소자의 조정 및 고정이 가능하게 하겨 손쉬운 회로소자값의 조정 및 고정이 가능하다.

Description

반도체 집적회로의 회로소자값 조성회로 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 반도체 집적회로의 회로소자값 조성회로도이다, 제4도는 회로소자값 고정 후 외부신호와 무관하게 동작하는 본 발명의 반도체 집적회로의 회로소자값 조성회로도이다.

Claims (31)

  1. 두 단자 사이에 결정된 특정 회로소자값을 형성하기 위해 적어도 한쌍의 회로소자를 구비하여 각 회로소자의 조합을 이용하는 회로에 있어서, 상기 회로소자들을 제어신호에 따라 각각 개폐하기 위한 소자개폐수단들; 및 상기 소자개폐수단들을 조합하여 두단자 사이의 특정회로소자값 형성 후 상기 소사개폐수단들의 개폐를 고정하는 방법으로, 각회로소자의 개폐를 고정하기 위한 개폐고정수단을 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  2. 제1항에 있어서, 상기 각 회로소자개폐수단은 상기 각 회로소자와 병렬 접속되어 접속된 회로소자를 각각오픈 및 단락하는 스위칭수단; 상기 각 회로소자의 개폐신호에 따라 스위칭수단들을 개폐하는 스위칭 제어수단; 및 상기스위칭수단들이 "오프"될 때, 전압을 풀업하기 위한 제1풀업저항을 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  3. 제2항에 있어서, 상기 스위칭수단은 씨모스 전송게이트로 구성 가능한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  4. 제2항에 있어서, 상기 스위칭 제어수단은 모스트랜지스터로 구성 가능한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  5. 제2항에 있어서, 상기 스위칭 제어수단은 바이폴라 트랜지스터로 구성 가능한 것을 특징으로 하는 반도체집적회로의 회로소자값 조정회로.
  6. 제1항에 있어서, 상기 각 개폐고정수단은 상기 각 스위칭수단 가운데 "온"으로 결정된 스위칭수단을 "온"으로고정하기 위한 소자고정신호를 발생하는 고정신호 발생수단; 및 상기 발새된 각 소자고정신호에 따라 오픈되어 온시키는신호를 연속적으로 공급하여 스위칭수단을 "온"으로 고정하기 위한 "온"신호 고정수단을 구비하는 것을 특징으로 하는 반도체집적회로의 회로소자값 조정회로.
  7. 제6항에 있어서, 상기 고정신호 발생수단은, 일방이 전원과 접속되어 회로소자고정신호 발생에 따라 타방으로 회로소자고정을 위한 신호로 발생하여 공급하는 제2스위칭수단; 및 상기 소자고정신호와 소자개폐신호를 입력으로하여 상기 개폐신호가 개일 때 상기 제2스위칭수단을 구동하는 부정논리곱수단을 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  8. 제7항에 있어서, 상기 제2스위칭수단은 씨모스 전송게이트로 구성 가능한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  9. 제6항에 있어서, 상기 각" 온"신호 고정수단은 상기 제2스위칭수단에 의해 공급되는 전원에 의해 오픈되어접지와 차단하는 제1프로그램수단; 상기 제1프로그램수단들의 오픈에 따라 상기 전압을 풀업하기 위한 제2풀업저항; 상기제2풀업저항들에 의해 공급되는 전압을 파형정형하여 출력하는 파형정형수단; 및 상기 파형정형수단의 출력신호에 따라구동되어 일방의 단자와 접속된 접지와 타방단자로 경로를 형성하는 방법으로 스위칭수단을 "온"하는 신호를 공급하는 "온"신호 공급수단을 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  10. 제9항에 있어서, 상기 제1프로그램수단은 전기적으로 프로그램되는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  11. 제9항에 있어서, 상기 제1프로그램수단은 메탈로 구성되는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  12. 제9항에 있어서, 상기 제1프로그램수단은 제너다이오드로 구성가능한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  13. 제9항에 있어서, 상기 파형정형수단은 직렬접속되는 두개의 인버터를 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  14. 제9항에 있어서, 상기 "온"신호 공급수단은 모스트랜지스터로 구성 가능한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  15. 제9항에 있어서, 상기 "온"신호 공급수단은 바이폴라 트랜지스터로 구성 가능한 것을 특징으로 하는 반도체집적회로의 회로소자값 조정회로.
  16. 제1항에 있어서, 상기 본 발명의 반도체 집적회로의 회로소자값 조정회로는 특정값의 조정 및 고정이 요구되는 반도체 집적회로의 특정저항값의 조정 및 고정이 가능한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  17. 제1항에 있어서, 상기 본 발명의 반도체 집적회로의 회로소자값 조성회로는 특정값의 조정 및 고정이 요구되는 반도체 집적회로의 특정 커패시터값의 조정 및 고정이 가능한 것을 특징으로 하는 반도체 집적회로의 회로소자값조정회로.
  18. 두 단자 사이에 결정된 특정 회로소자값을 형성하기 위해 적어도 한쌍의 회로소자를 구비하여 각 회로소자의 조합을 이용하는 회로의 회로소자들을 제어신호에 따라 각각 개폐하기 위한 소자개폐수단을, 및 상기 소자개폐수단들을 조합하여 두단자 사이의 특정회로소자값 형성 후 상기 소자개폐수단들의 개폐를 고정하는 방법으로, 각 회로소자의개폐를 고정하기 위한 개폐고정수단들을 구비하는 반도체 집적회로의 회로소자값 조정회로에 있어서, 상기 회로소자 고정후 모든 전기적인 신호를 차단하기 위한 신호차단수단을 더 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값조정회로.
  19. 제18항에 있어서, 상기 신호차단수단은 신호차단을 위한 신호차단 제어신호 발생시 구동되어 일방의 전원을 타방단자로 공급하기 위한 제3스위칭수단; 상기 제3스위칭수단에 의해 공급되는 전원에 의해 오픈되어 접지와 차단되는 제2프로그램수단; 상기 제2프로그램수단의 오픈에 따라 상기 전압을 풀업하기 위한 제3풀업저항; 상기 풀업된 전압을신호차단신호로 형성하기 위한 제1인버터; 및 상기 신호차단신호와 개폐신호를 입력으로 하여 신호차단신호 발생시 개폐신호에 무관한 신호를 발생하여 상기 부정논리곱수단들의 개폐신호 입력단자로 공급하는 논리곱수단들을 구비하는 것을특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  20. 제19항에 있어서, 상기 제3스위칭수단은 씨모스 전송게이트로 구성 가능한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  21. 제19항에 있어서, 상기 제3스위칭수단은 상기 신호차단신호를 반전하여 출력하는 제2인버터를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  22. 제19항에 있어서, 상기 제2프로그램 수단은 전기적으로 프로그램되는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  23. 제19항에 있어서, 상기 제2프로그램수단은 메탈로 구성되는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  24. 제19항에 있어서, 상기 제2프로그램수단은 제너다이오드로 구성가능한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  25. 두 단자 사이에 결정된 특정 화로소자값을 형성하기 위해 적어도 한쌍의 회로소자를 구비하여 각 회로소자의 조합을 이용하는 회로의 회로소자들을 제어신호에 따라 각각 개폐하기 위한 소자개폐수단들, 상기 소자개폐수단들을조합하여 두단자 사이의 특정 회로소자값 형성 후 상기 소자개폐수단들의 개폐를 고정하는 방법으로, 각 회로소자의 개폐를 고정하기 위한 개페고정수단들, 및 상기 회로소자 고정 후 모든 전기적인 신호를 차단하기 위한 신호차단수단을 구비하는 반도체 집적회로의 회로소자값 조정회로에 있어서, 상기 두 단자 사이의 회로소자값의 조정 및 고정을 위한 신호를제어하기 위한 신호제어수단을 더 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  26. 제25항에 있어서, 상기 신호제어수단은 반도체 집적회로 외부에서 각 회로소자의 개폐를 제어하여 특정회로소자값을 구하기 위한 신호를 제어하는 마이컴; 및 상기 마이컴으로부터 직렬입력되는 각 회로소자의 개폐신호를 입력으로 하여 개폐신호에 대응하는 스위칭수단을 병렬 제어하기 위한 신호변환수단을 구비하는 것을 특징으로 하는 반도체집적회로의 회로소자값 조정회로.
  27. 반도체 집적회로 내의 두 단자 사이에 결정된 특정회로소자값을 형성하기 위해 적어도 하나 이상의 회로소자를 이용하는 회로의 회로소자들을 제어신호에 따라 각각 개폐하기 위한 회로소자 개폐수단들, 상기 회로소자 개폐수단들을 조합하여 두단자 사이의 특정 회로소자값 형성 후 상기 회로소자 개폐수단들의 개폐를 고정하는 방법으로 각 회로소자의 개폐를 고정하기 위한 개폐고정수단들, 회로소자 고정 후 모든 전기적인 신호를 차단하기 위한 신호차단수단, 및상기 두 단자 사이의 회로소자값의 조성 및 고정을 위한 신호를 제어하기 위한 신호제어수단을 구비하는 반도체 집적회로내부의 회로소자값 조성 및 고정방법에 있어서, 특정값으로 설정되어야 하는 두 단자 사이의 특정 회로소자값을 입력하는특정값 입력단계; 상기 회로소자 개폐신호를 이용하여 각 회로소자를 개폐하는 방법으로 회로소자의 값을 조합하면서 상기 두 단자 사이에 변동하는 회로소자의 값을 특정값과 비교하여 상기 특정값과 동일한 값을 형성하는 회로소자값 형성단계; 상기 형성된 회로소자값에 대응하는 회로소자들을 개폐하는 신호를 발생하는 회로소자 제어신호발생단계; 상기 신호발생에 따라 각 회로소자 개폐 후 회로소자 개폐를 고정하기 위한 회로소자고정 제어신호 발생단계; 및 상기 회로소자 고정 후 신호를 차단하기 위한 신호차단 제어신호 발생단계를 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값조정방법.
  28. 제27항에 있어서, 상기 회로소자값 형성단계는 각 회로소자를 조합하기 위한 신호를 출력하는 조합신호출력단계; 싱기 출력된 조합신호에 따라 두 단자 사이에 형성되는 회로소자값을 입력하는 회로소자값 입력단계; 및 상기두 단계의 반복에 의해 실행되는 회로소자 조합의 종료를 판단하기 위한 조합종료 판단단계를 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정방법.
  29. 두단자 사이에 결합된 적어도 한쌍의 회로소자 및 프로그램수단을 포함하며 상기 각 프로그램수단의 온/오프 프로그램에 따라 상기 두단자 사이의 회로소자값을 원하는 값으로 조정하기 위한 회로소자값 조정회로에 있어서, 적어도 한 비트이상의 데이타신호를 게이트신호에 따라 각 비트별로 게이트하기 위한 적어도 하나 이상의 게이트수단들; 조정모드에서는 상기 데이타신호를 통과시키고 조정완료 제어신호에 응답하여 제1프로그램소자를 프로그램하여 상기 데이타신호를 차단시키도록 상기 게이트신호를 발생하는 제1프로그램 회로수단; 상기 조정모드의 소자값 세팅시에는 세팅제어신호와 상기 각 게이트수단을 통과한 데이타신호에 응답하여 제2프로그램소자를 프로그램하여 세팅신호를 발생하는 적어도하나이상의 제2프로그램 회로수단들; 상기 각 게이트수단을 통과한 데이타신호와 상기 제2프로그램 회로수단에서 발생된세팅신호에 응답하여 스위치 구동신호를 발생하는 적어도 하나이상의 스위치구동수단들; 및 상기 각 스위구동수단에서 발생되는 스위치 구동신호에 응답하여 스위치 온/오프 동작되고 상기 적어도 하나이상의 회로소자와 쌍을 이루는 적어도 하나이상의 스위칭수단들을 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조성회로.
  30. 제29항에 있어서, 상기 제1 및 제2프로그램소자들은 전기적으로 프로그램되는 것을 특징으로 하는 반도체집적회로의 회로소자값 조정회로.
  31. 두단자 사이에 결합된 적어도 한쌍의 회로소자 및 프로그램수단을 포함하며 상기 프로그램수단은 온/오프프로그램에 따라 상기 두 단자사이의 회로소자값을 원하는 값으로 조정하기 위한 회로소자 조정방법에 있어서, 상기 두단자 사이의 회로소자값이 원하는 값이 될때까지 외부 데이타신호를 변화시켜서 상기 두단자 사이의 회로소자값을 조정하는단계; 상기 조정단계에서 원하는 값으로 상기 프로구램수단들의 조정이 완료되면 외부 세팅신호를 상기 프로그램수단들에인가하여 상기 각 회로소자와 쌍을 이루는 제1프로그램소자들을 동시에 프로그램해서 원하는 값을 세팅하는 단계; 및 상기 세팅단계가 완료되면 외부 조정완료신호를 인가해서 제2프로그램소자를 프로그램하여상기 외부 데이타신호가 상기 프로그램수단에 공급되지 않도록 차단하는 조정완료단계를 구비하는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930010634A 1993-06-11 1993-06-11 반도체집적회로의회로소자값조정회로및방법 KR960011261B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930010634A KR960011261B1 (ko) 1993-06-11 1993-06-11 반도체집적회로의회로소자값조정회로및방법
US08/258,103 US5450030A (en) 1993-06-11 1994-06-10 Circuit for adjusting a circuit parameter of a circuit
JP12929294A JP3502442B2 (ja) 1993-06-11 1994-06-10 半導体集積回路の回路素子値調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930010634A KR960011261B1 (ko) 1993-06-11 1993-06-11 반도체집적회로의회로소자값조정회로및방법

Publications (2)

Publication Number Publication Date
KR950001967A true KR950001967A (ko) 1995-01-04
KR960011261B1 KR960011261B1 (ko) 1996-08-21

Family

ID=19357240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010634A KR960011261B1 (ko) 1993-06-11 1993-06-11 반도체집적회로의회로소자값조정회로및방법

Country Status (3)

Country Link
US (1) US5450030A (ko)
JP (1) JP3502442B2 (ko)
KR (1) KR960011261B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000063492A (ko) * 2000-07-18 2000-11-06 김병출 챠콜(숯) 파스

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738408A (ja) * 1993-07-19 1995-02-07 Sharp Corp バッファ回路
US5793247A (en) * 1994-12-16 1998-08-11 Sgs-Thomson Microelectronics, Inc. Constant current source with reduced sensitivity to supply voltage and process variation
US5581209A (en) * 1994-12-20 1996-12-03 Sgs-Thomson Microelectronics, Inc. Adjustable current source
US5589794A (en) * 1994-12-20 1996-12-31 Sgs-Thomson Microelectronics, Inc. Dynamically controlled voltage reference circuit
KR0146203B1 (ko) * 1995-06-26 1998-12-01 김광호 반도체 집적회로의 회로소자값 조정회로
KR100188104B1 (ko) * 1995-11-30 1999-06-01 김광호 퓨징시스템을 이용한 주파수변조신호 출력회로
KR0172346B1 (ko) * 1995-12-20 1999-03-30 김광호 반도체 장치의 전압클램프회로
US5672994A (en) * 1995-12-21 1997-09-30 International Business Machines Corporation Antifuse circuit using standard MOSFET devices
JP3163031B2 (ja) * 1997-03-28 2001-05-08 三洋電機株式会社 トリミング回路
US6108804A (en) 1997-09-11 2000-08-22 Micron Technology, Inc. Method and apparatus for testing adjustment of a circuit parameter
DE19755384C2 (de) * 1997-12-12 2000-05-04 Siemens Ag System zum Trimmen elektronischer Bauelemente oder Sensoren
DE19825159A1 (de) * 1998-06-05 1999-12-09 Bosch Gmbh Robert Elektronische Schaltung
EP0986105B1 (en) * 1998-09-07 2005-11-30 STMicroelectronics S.r.l. Electronic circuit for trimming integrated circuits
US6346427B1 (en) 1999-08-18 2002-02-12 Utmc Microelectronic Systems Inc. Parameter adjustment in a MOS integrated circuit
EP1120828B1 (en) * 2000-01-28 2005-04-06 STMicroelectronics S.r.l. Method and circuit to perform a trimming phase on electronic circuits
JP4743938B2 (ja) * 2000-06-12 2011-08-10 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4629192B2 (ja) * 2000-07-07 2011-02-09 富士通セミコンダクター株式会社 トリミング回路、調整回路及び半導体装置
JP4869483B2 (ja) * 2001-01-19 2012-02-08 オーツー マイクロ， インコーポレーテッド 集積回路をトリミングするための回路および方法
US6535735B2 (en) * 2001-03-22 2003-03-18 Skyworks Solutions, Inc. Critical path adaptive power control
FR2842917B1 (fr) * 2002-07-29 2005-02-11 St Microelectronics Sa Dispositif et procede d'ajustement d'un parametre de fonctionnement d'un circuit electronique analogique
US6703885B1 (en) * 2002-09-18 2004-03-09 Richtek Technology Corp. Trimmer method and device for circuits
US7173489B1 (en) 2003-08-25 2007-02-06 Marvell Semiconductor, Inc. Programmable gain voltage buffer
JP4596848B2 (ja) * 2004-08-04 2010-12-15 三洋電機株式会社 周波数補正回路
KR100743994B1 (ko) * 2005-09-14 2007-08-01 주식회사 하이닉스반도체 내부 전압 제어 장치
US7443227B2 (en) * 2006-08-30 2008-10-28 Phison Electronics Corp. Adjusting circuit
US7446612B2 (en) * 2006-09-08 2008-11-04 Skyworks Solutions, Inc. Amplifier feedback and bias configuration
US7696826B2 (en) * 2006-12-04 2010-04-13 Skyworks Solutions, Inc. Temperature compensation of collector-voltage control RF amplifiers
KR100855983B1 (ko) * 2007-02-27 2008-09-02 삼성전자주식회사 수직하게 적층된 캐패시터층들을 구비한 반도체 소자의캐패시턴스 트리밍회로
JP6822027B2 (ja) * 2016-09-15 2021-01-27 富士電機株式会社 トリミング装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047664A (en) * 1989-07-21 1991-09-10 Advanced Micro Devices, Inc. Trimming circuit
US5361001A (en) * 1993-12-03 1994-11-01 Motorola, Inc. Circuit and method of previewing analog trimming

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000063492A (ko) * 2000-07-18 2000-11-06 김병출 챠콜(숯) 파스

Also Published As

Publication number Publication date
US5450030A (en) 1995-09-12
JPH07142678A (ja) 1995-06-02
KR960011261B1 (ko) 1996-08-21
JP3502442B2 (ja) 2004-03-02

Similar Documents

Publication Publication Date Title
KR950001967A (ko) 반도체 집적회로의 회로소자값 조정회로 및 방법
US5111081A (en) Process compensated input switching threshold of a CMOS receiver
US7378878B2 (en) Driver circuit having programmable slew rate
US6593795B2 (en) Level adjustment circuit and data output circuit thereof
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
KR970004302A (ko) 반도체 집적회로의 회로소자값 조정회로
KR920008742A (ko) 저항 회로 분기용 다증 데이타 출력을 갖는 집적 회로
US6531914B2 (en) Internal voltage generation circuit
US3995232A (en) Integrated circuit oscillator
KR0132781B1 (ko) 최소한 하나의 푸쉬-풀 단을 갖는 집적회로
US6914467B2 (en) Dual edge programmable delay unit
US6982582B1 (en) Simplified comparator with digitally controllable hysteresis and bandwidth
KR100338337B1 (ko) 모드 설정 확정 신호 발생 회로
US6542004B1 (en) Output buffer method and apparatus with on resistance and skew control
JP3963421B2 (ja) 制御発振システムとその方法
US5473278A (en) Filter circuit including a switch circuit inserted between input terminal and RC filter
US6121803A (en) Pulse generator
KR970701948A (ko) 신호 수신 및 신호 처리 유니트(signal peceiving and signal processing unit)
KR20000029074A (ko) 듀티 사이클 제어 특성을 갖는 인버터 회로
SU1762379A1 (ru) Кварцевый генератор
KR100472729B1 (ko) 데이터 출력버퍼
KR960005319B1 (ko) 프로그램어블 가변저항기 및 조정방법
SU834841A1 (ru) Генератор импульсов
KR970029748A (ko) 반도체 장치의 기준전압 발생회로
KR20000045278A (ko) 프리세트기능을 갖는 출력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee