KR970004302A - 반도체 집적회로의 회로소자값 조정회로 - Google Patents

반도체 집적회로의 회로소자값 조정회로 Download PDF

Info

Publication number
KR970004302A
KR970004302A KR1019950017542A KR19950017542A KR970004302A KR 970004302 A KR970004302 A KR 970004302A KR 1019950017542 A KR1019950017542 A KR 1019950017542A KR 19950017542 A KR19950017542 A KR 19950017542A KR 970004302 A KR970004302 A KR 970004302A
Authority
KR
South Korea
Prior art keywords
zapping
circuit
value
output
input
Prior art date
Application number
KR1019950017542A
Other languages
English (en)
Other versions
KR0146203B1 (ko
Inventor
이정인
김양균
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950017542A priority Critical patent/KR0146203B1/ko
Priority to US08/671,146 priority patent/US5767732A/en
Priority to JP16487496A priority patent/JP3633110B2/ja
Priority to CN96111021A priority patent/CN1106693C/zh
Priority to DE19625661A priority patent/DE19625661B4/de
Publication of KR970004302A publication Critical patent/KR970004302A/ko
Application granted granted Critical
Publication of KR0146203B1 publication Critical patent/KR0146203B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 집적회로의 회로소자값 조정회로에 관한 것으로, 특히 일정 전류를 흘러주면 녹는 소자인 재핑(ZAPPING)소자를 이용하여 저항등의 수동소자 값을 사용자가 원하는 특정한 값으로 조정하는 회로소자값 조정회로에 관한것이다.
본 발명의 반도체 집적회로의 회로소자값 조정회로는 재핑을 실행하기 위한 재핑인에이블신호EN, 재핑데이타를 입력하기위한 다수의 입력신호 A1~An, 입력된 재핑데이타에 따라 재핑을 실행하는 다수의 재핑회로(100,200,300), 재핑실행후재핑이 정상적으로 실행된 경우 더 이상의 재핑이 실행되지 않도록 입력된 데이타를 차단하고 재핑의 정상여부를 알 수있는 모니터출력신호 MONB를 출력하는 입력신호차단회로(400), 다수의 재핑회로(100,200,300)로부터 출력되는 다수의제1제어신호들에 따라 X단과 Y단 사이에 사용자가 원하는 최적의 임피던스를 갖기 위하여 수동소자인 다수의 저항 R1~Rn과 각각의 저항에 병렬로 연결된 다수의 스윙칭수단S21~S2n으로 구성된 임피던스조정회로(500)로 구성되어 있다.

Description

반도체 집적회로의 회로소자값 조정회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 집적회로의 회로소자값 조정회로이다.

Claims (16)

  1. 전류가 흐르면 녹는 소자인 다수의 재핑소자를 이용하여 두 단자 사이에 결정된 회로소자값을 특정한 값으로 조정하기 위한 회로에 있어서, 입력신호를 반전시킨 신호를 수신하여 입력신호의 데이타값에 따라 상기의 재핑소자에전류를 흘려주어 재핑소자를 퓨징시키거나 전류를 흘려주지 않아 재핑소자가 퓨징되지 않게 하여 상기의 두 단자 사이의회로소자값을 조정하기 위한 제어신호를 출력하고, 상기의 재핑소자를 퓨징하고자 하는 경우 정상적으로 퓨징이 수행되었는지의 여부를 나타내는 재핑신호를 출력하는 적어도 한쌍의 재핑회로들; 상기의 제어신호들에 따라 상기의 두 단자 사이의 회로소자값을 조정할 수 있는 임피던스조정수단; 및 상기의 재핑신호들에 따라 상기의 재핑회로들의 입력신호들을 차단하는 모니터출력신호를 출력하는 입력신호차단수단을 구비한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  2. 제1항에 있어서, 상기의 재핑회로는 입력신호에 따라 재핑소자의 퓨징여부를 제어하는 제1스위칭제어수단;상기의 제1스위칭제어수단의 출력이 로우일 때 재핑소자가 퓨징되어 로우논리값을 출력하고 하이일 때 재핑소자가 퓨징되지 않아 하이 논리값을 출력하는 재핑블록; 입력신호를 반전시킨 신호와 상기의 모니터출력신호를 부정논리곱하는 제1낸드게이트수단; 상기의 재핑블록의 출력 및 상기의 제1낸드게이트수단의 출력을 수신하여 임피던스조정수단의 회로소자값을 특정한 임피던스값을 갖도록 제어하기 위한 상기의 제어신호들을 출력하는 제2스위칭제어수단; 상기의 재핑블록의 출력 및 상기의 제1낸드게이트수단의 출력을 수신하여 재핑소자의 퓨징여부가 정상적으로 수행될 때에는 로우논리값을 출력하고 비정상적으로 수행될 때에는 하이논리값을 출력하는 배타논리곱수단을 구비한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  3. 제2항에 있어서, 상기의 재핑블록은 상기의 제1스위칭제어수단의 출력이 로우일 때 단락되어 재핑소자에전류를 흘려주어 재핑소자를 퓨징시키고 하이일 때 개방되어 재핑소자가 퓨징되지 않도록 하는 제1스위칭수단; 재핑소자가 퓨징될 때 전압을 풀업(PULL-UP)하기 위한 풀업저항; 재핑소자가 퓨징될 때 로우논리값을 출력하고 퓨징되지 않을 때하이논리값을 출력하는 인버터수단을 구비한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  4. 제3항에 있어서, 상기의 재핑블록은 상기의 제1스위칭수단이 단락될 때 더 높은 전류를 재핑소자에 흐르게해 주는 바이폴라트랜지스터를 더 구비한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  5. 제2항에 있어서, 상기의 제1스위칭제어수단은 부정논리곱수단으로 구성되고 부정논리곱수단의 제1입력은 재핑인에이블신호가 입력되고 제2입력은 입력신호를 반전시킨 신호가 입력되고 제3입력은 상기의 모니터출력신호가 입력되는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  6. 제2항에 있어서, 상기의 제2스위칭제어수단은 논리곱수단으로 구성되고 논리곱수단의 제1입력은 상기의 재핑블록의 출력과 연결되고 제2입력은 상기의 부정논리곱수단의 출력과 연결되어 있는 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  7. 제3항에 있어서, 상기의 제1스위칭수단은 피모스트랜지스터로 구성된 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  8. 제3항에 있어서, 상기의 제1스위칭수단은 씨모스전송게이트로 구성된 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  9. 제1항에 있어서, 상기의 임피던스조정수단은 상기의 제어신호들에 따라 온 또는 오프 되는 제2스위칭수단들; 및 상기의 각각의 제2스위칭수단들과 병렬로 연결된 수동소자인 저항들로 구성된 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  10. 제1항에 있어서, 상기의 임피던스조정수단은 상기의 제어신호들의 논리값에 따라 온 또는 오프 되는 제2스위칭수단들; 및 상기의 각각의 제2스위칭수단들과 병렬로 연결된 수동소자인 캐패시터들로 구성된 것을 특징으로 하는반도체 집적회로의 회로소자값 조정회로.
  11. 제1항에 있어서, 상기의 입력신호차단수단은 상기의 재핑신호들에 따라 재핑소자의 퓨징여부를 제어하는제3스위칭제어수단; 및 상기의 제3스위칭제어수단의 출력이 로우일 때 재핑소자가 퓨징되어 로우논리값을 출력하고 하이일 때 재핑소자가 퓨징되지 않아 하이 논리값을 출력하는 재핑블록을 구비한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  12. 제11항에 있어서, 상기의 재핑블록은 상기의 제3스위칭제어수단의 출력이 로우일 때 단락되어 재핑소자에전류를 흘려주어 재핑소자를 퓨징시키고 하이일 때 개방되어 재핑소자가 퓨징되지 않도록 하는 제3스위칭수단; 재핑소자가 퓨징될 때 전압을 풀업(PULL-UP)하기 위한 풀업저항; 재핑소자가 퓨징될 때 로우논리값을 출력하고 퓨징되지 않을 때 하이논리값을 출력하는 인버터수단을 구비한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  13. 제12항에 있어서, 상기의 재핑블록은 상기의 제3스위칭수단이 단락될 때 더 높은 재핑소자에 흐르게 해주는 바이폴라트랜지스터를 더 구비한 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  14. 제11항에 있어서, 상기의 제3스위칭제어수단은 상기의 재핑신호들을 수신하여 이들을 부정논리합하는 부정논리합수단; 및 상기의 부정논리합수단의 출력과 상기의 재핑인에이블신호가 입력되어 이들을 부정논리곱하는 제2낸드게이트로 구성된 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  15. 제12항에 있어서, 상기의 제3스위칭수단은 피모스트랜지스터로 구성된 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
  16. 제12항에 있어서, 상기의 제3스위칭수단은 씨모스전송게이트로 구성된 것을 특징으로 하는 반도체 집적회로의 회로소자값 조정회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017542A 1995-06-26 1995-06-26 반도체 집적회로의 회로소자값 조정회로 KR0146203B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950017542A KR0146203B1 (ko) 1995-06-26 1995-06-26 반도체 집적회로의 회로소자값 조정회로
US08/671,146 US5767732A (en) 1995-06-26 1996-06-24 Circuit for permanently adjusting a circuit element value in a semiconductor integrated circuit using fuse elements
JP16487496A JP3633110B2 (ja) 1995-06-26 1996-06-25 半導体集積回路の回路素子値調整回路
CN96111021A CN1106693C (zh) 1995-06-26 1996-06-26 半导体集成电路中调整电路元件值的电路和方法
DE19625661A DE19625661B4 (de) 1995-06-26 1996-06-26 Integrierte Halbleiterschaltung zum Einstellen eines Schaltungselementwerts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017542A KR0146203B1 (ko) 1995-06-26 1995-06-26 반도체 집적회로의 회로소자값 조정회로

Publications (2)

Publication Number Publication Date
KR970004302A true KR970004302A (ko) 1997-01-29
KR0146203B1 KR0146203B1 (ko) 1998-12-01

Family

ID=19418362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017542A KR0146203B1 (ko) 1995-06-26 1995-06-26 반도체 집적회로의 회로소자값 조정회로

Country Status (5)

Country Link
US (1) US5767732A (ko)
JP (1) JP3633110B2 (ko)
KR (1) KR0146203B1 (ko)
CN (1) CN1106693C (ko)
DE (1) DE19625661B4 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2329289A (en) * 1997-08-27 1999-03-17 Ericsson Telefon Ab L M Antifuse-controlled analogue circuit trimming with security locking antifuse
KR100247937B1 (ko) * 1997-11-12 2000-03-15 윤종용 퓨징 장치
KR100287541B1 (ko) 1998-05-29 2001-04-16 윤종용 반도체 메모리 장치의 리던던시 디코더 인에이블회로
US6175261B1 (en) * 1999-01-07 2001-01-16 Texas Instruments Incorporated Fuse cell for on-chip trimming
US6346427B1 (en) 1999-08-18 2002-02-12 Utmc Microelectronic Systems Inc. Parameter adjustment in a MOS integrated circuit
US6388853B1 (en) * 1999-09-28 2002-05-14 Power Integrations, Inc. Method and apparatus providing final test and trimming for a power supply controller
KR100318432B1 (ko) * 1999-10-30 2001-12-24 박종섭 집적 회로 카드에서 테스트 핀 및 퓨즈 핀을 공유하기 위한 공유 회로
JP4743938B2 (ja) * 2000-06-12 2011-08-10 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7459956B2 (en) * 2004-05-05 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Storing information with electrical fuse for device trimming
US7505739B2 (en) * 2004-11-12 2009-03-17 Atheros Technology Ltd. Automatic mode setting and power ramp compensator for system power on conditions
US7375579B1 (en) * 2005-08-04 2008-05-20 National Semiconductor Corporation Programming of fuse-based memories using snapback devices
KR100743994B1 (ko) * 2005-09-14 2007-08-01 주식회사 하이닉스반도체 내부 전압 제어 장치
US7443227B2 (en) * 2006-08-30 2008-10-28 Phison Electronics Corp. Adjusting circuit
GB2444740A (en) * 2006-12-14 2008-06-18 Cambridge Semiconductor Ltd Trimming integrated circuits
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8623728B2 (en) * 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN102163604B (zh) * 2010-02-23 2012-05-23 上海贝岭股份有限公司 一种电阻修正电路
US8179189B2 (en) * 2010-03-11 2012-05-15 Himax Analogic, Inc. Trimming circuit
TWI393235B (zh) * 2010-03-25 2013-04-11 Himax Analogic Inc 調整電路
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
JP6822027B2 (ja) * 2016-09-15 2021-01-27 富士電機株式会社 トリミング装置
CN110967619B (zh) * 2019-04-30 2021-10-22 宁德时代新能源科技股份有限公司 检测电路、电路检测及控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62200804A (ja) * 1986-02-27 1987-09-04 Ricoh Co Ltd プログラム可能なアナログ量素子をもつ半導体集積回路装置
US4935645A (en) * 1988-03-02 1990-06-19 Dallas Semiconductor Corporation Fusing and detection circuit
US4937465A (en) * 1988-12-08 1990-06-26 Micron Technology, Inc. Semiconductor fuse blowing and verifying method and apparatus
US5327024A (en) * 1992-07-02 1994-07-05 Quicklogic Corporation Field programmable antifuse device and programming method therefor
KR950004858B1 (ko) * 1992-03-17 1995-05-15 삼성전자 주식회사 내부전원전압 발생회로
KR960011261B1 (ko) * 1993-06-11 1996-08-21 삼성전자 주식회사 반도체집적회로의회로소자값조정회로및방법
US5404049A (en) * 1993-11-02 1995-04-04 International Business Machines Corporation Fuse blow circuit
US5517455A (en) * 1994-03-31 1996-05-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit with fuse circuitry simulating fuse blowing

Also Published As

Publication number Publication date
KR0146203B1 (ko) 1998-12-01
JP3633110B2 (ja) 2005-03-30
CN1147696A (zh) 1997-04-16
DE19625661A1 (de) 1997-01-02
DE19625661B4 (de) 2008-11-20
US5767732A (en) 1998-06-16
CN1106693C (zh) 2003-04-23
JPH0951039A (ja) 1997-02-18

Similar Documents

Publication Publication Date Title
KR970004302A (ko) 반도체 집적회로의 회로소자값 조정회로
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
US6147520A (en) Integrated circuit having controlled impedance
US7378878B2 (en) Driver circuit having programmable slew rate
US6087853A (en) Controlled output impedance buffer using CMOS technology
US7528646B2 (en) Electrically programmable fuse sense circuit
KR920008742A (ko) 저항 회로 분기용 다증 데이타 출력을 갖는 집적 회로
US20070103209A1 (en) Apparatus and method for outputting data of semiconductor memory apparatus
US7254080B2 (en) Fuse circuit and electronic circuit
US20100264970A1 (en) Edge rate control for i2c bus applications
KR101497998B1 (ko) 안티―퓨즈들을 프로그래밍하기 위한 방법 및 디바이스
US6411159B1 (en) Circuit for controlling current levels in differential logic circuitry
US7088150B2 (en) Driver-side current clamping with non-persistent charge boost
US20040000944A1 (en) Switching point detection circuit and semiconductor device using the same
KR100191880B1 (ko) 거닝 트랜시버 논리의 출력 회로
US7154318B2 (en) Input/output block with programmable hysteresis
US7064595B2 (en) Differential input receiver
KR970055534A (ko) 제어되는 전이 시간 구동 회로를 포함한 집적 회로
US7888967B2 (en) Level translator circuit
JP3620975B2 (ja) 半導体装置
US6498510B2 (en) Adaptive threshold logic circuit
KR20000021893A (ko) 반도체 장치의 퓨징 회로
JPH0522110A (ja) 出力回路
GB2329289A (en) Antifuse-controlled analogue circuit trimming with security locking antifuse
JPH07146343A (ja) 誤動作防止テスト回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee