CN1106693C - 半导体集成电路中调整电路元件值的电路和方法 - Google Patents

半导体集成电路中调整电路元件值的电路和方法 Download PDF

Info

Publication number
CN1106693C
CN1106693C CN96111021A CN96111021A CN1106693C CN 1106693 C CN1106693 C CN 1106693C CN 96111021 A CN96111021 A CN 96111021A CN 96111021 A CN96111021 A CN 96111021A CN 1106693 C CN1106693 C CN 1106693C
Authority
CN
China
Prior art keywords
circuit
fusing
signal
fuse
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96111021A
Other languages
English (en)
Other versions
CN1147696A (zh
Inventor
李廷仁
金亮均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1147696A publication Critical patent/CN1147696A/zh
Application granted granted Critical
Publication of CN1106693C publication Critical patent/CN1106693C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

在半导体集成电路中，内部无源电路元件值，例如电阻值，通过响应相应的输入信号而选择性地熔断一个或者多个熔丝而永久性地构造成为所期望的值。内部监视电路确定是否所有需要的熔断操作已经成功地被完成了，如果如此，将永久性地禁止任何进一步的熔断操作。该电路具有排除调整电路元件的外部测量的优点并进一步地排除施加锁定输入信号以禁止进一步熔断操作的必要。因此，测试被简化和外部引脚数被减少了。

Description

半导体集成电路中调整电路 元件值的电路和方法
                      技术领域
本发明涉及调整电路元件值例如半导体集成电路中无源元件的电阻值的方法和装置。更具体而言，本发明是关于使用一系列熔丝响应一系列输入信号调整阻值，使得产生的选出的阻值是永久性的。
                      背景技术
经常需要将集成电路中的一个或多个内部元件，例如一电阻器的值，调整为由一系列输入信号表示的选定值。通过使用在下面进一步阐述的一系列熔丝可以有效地进行这种选择。
图1是包括串联连接在外部端点X和Y之间的一系列电阻R1至Rn的半导体集成电路部分的示意图。最初，在端点X和Y之间的总阻值可以表示为∑R1+R2+...+Rn。然而，通过对应的开关或并联元件S11，S12，...S1n有选择地并联一个或多个内部电阻器而可使阻值降低。每一个并联元件是受能选取两状态之一的对应的熔断电路控制的。在第一状态下，熔断电路内的熔丝是导通的，熔断电路设置相应的开关，例如S11为开路状态，使得电阻器R1保留在端点X和Y之间的通路内。在第二种状态下，熔丝已经被熔断为非导通状态，熔断电路设置开关S11为“ON”或导通状态，使得为对应的电阻器R1提供一个并联路径。通过电阻器R1使得在端点X和Y之间的阻值减小。一旦熔丝已经被熔断为非导通状态，它不能被恢复，所以阻值的变化是永久性的。
更具体地讲，在图1中，多个电阻器R1至Rn串联连接在外部端点X和Y之间。每一个电阻器都有一个与它并联连接的开关元件，例如开关S11与电阻器R1相并联。开关元件含有，例如，传输门，使得当开关之一被接通为ON时，相应的电阻器被旁路，结果相应电阻器实际具有0阻值。这样，通过有选择旁路串联电阻器中的一个或者多个，能精确地调整在X和Y端之间的总阻值。串联连接的诸电阻和开关元件S11至S1n共同地称之为阻抗调整电路30。
阻抗调整电路30的诸开关受到用虚线20一块加以表示的类似数目的熔断控制电路控制。每一个熔断控制电路受到相应的输入逻辑信号A1至An控制，这将在后面进一步描述。锁定电路10包括锁定熔丝Z21。响应LOCK输入信号的启动，锁定电路10熔断锁定熔丝。一旦锁定熔丝已经被熔断为非导通状态，逻辑门12防止输入信号(这里是A1)在相应的熔断控制电路(40)中触发熔断。锁定信号14连接到每一个保留输入信号的相应门电路，使得当启动锁定信号时，没有一个输入信号能有效启动。由于锁定信号是由锁定熔丝Z21的状态导出的，一旦锁定熔丝Z21已经被熔断，将永久性地启动该信号。这样，一旦启动外部施加的锁定信号，所有熔断控制电路均被禁止熔断附加的熔丝。如示意图所示，输入信号进一步受到共同使能信号的限制。现有技术的主要缺点是，必须进行外部测试以确保选出的熔丝是被正确熔断。由此，结点X和Y必须被引出到外部引脚以测量调整的阻抗。并且，外部信号LOCK必须提供给IC以禁止进一步的熔断。
参照第一熔断控制电路40以实例描述各个熔断控制电路的操作。如果相应的输入信号A1是高，锁定信号14是高，那么“与”门12的输出是高。该信号用使能信号和“与非”门42选通去控制开关S1。只要开关S1是截止，处在导通状态的熔丝Z1下拉电阻器R2。当输入低逻辑值到控制输入的熔断使能信号EN和信号LOCK而启动非激励状态时，高或低逻辑值是多个输入信号A1-An提供表示在X端和Y端之间的期望电阻值的熔断数据。开关S11-S1n根据输入信号确保短路和开路状态。总的阻值将是对应开关是开路时诸电阻之和。短路或闭合的开关旁路相应电阻器，使他们并不对在X和Y端之间的总阻值做出贡献。为了执行熔断，高逻辑值被输入到熔断使能信号EN和熔断数据被输入到输入信号A1-An。例如，受稍后描述的附加控制逻辑支配，当输入信号Ai是低时，相应熔丝Zi的熔断并不执行，因为开关Sli截止，当输入信号Ai是高时，由于开关Sli导通，则执行熔丝Zi的熔断。为了确定熔断是否已经完成，通过连接到X和Y端的外部电路(未示出)引入测试。
如果外部测试确定，由输入信号指定的电阻值并没有呈现在X-Y之间，这意味着至少一个指定的熔丝没有被熔断，所以熔断操作被重复。当熔断完成和调整电路元件值的电路呈现期望的阻抗时，高逻辑值施加到LOCK输入端，和开关S导通，熔丝Z21的熔断被执行。一旦锁定熔丝Z21断开，锁定信号14变为低，阻止所有熔断电路20的进一步熔断。这样现有技术的配置需要外部测试以确定熔断是否完成，并必不可少地需要输入控制信号LOCK，以进一步防止在确认熔断完成以后由于噪音而使熔断电路进一步熔断。
在图1中，串联电阻R1至Rn和各自的并联开关S11至S1n用虚线框30围绕。熔断电路被包含在虚线框20内。第一开关S11是受第一熔断电路40控制的。熔断电路进一步受到锁定电路10的控制。在已启动(assert)外部LOCK信号之后，锁定电路防止所有的熔断电路熔断任何熔丝。如果还未启动锁定(LOCK)信号，如以后将进一步解释的那样，每一个熔断电路响应对应的输入信号(A1...An)和公共的使能信号EN，使得当启动使能逻辑信号和对应的输入信号时熔断相应的熔丝。
图1的现有技术电路的限制之一是它不能验证熔丝是否已经响应输入信号成功地被熔断了。现有技术电路的另一个限制在于，在输入信号上的寄生噪音能够造成非预期的附加熔丝的熔断，除非LOCK信号已经成功地加上了。然而，LOCK信号必须由外部提供，例如响应在外部端X和Y之间电阻值测量的导通。这不仅要求外部的测试设备，而且进一步要求，在集成电路封装中配置外部引脚X和Y。
                          发明内容
因此，本发明目的之一是提供内部检验，即，在集成电路内部，检验响应输入信号，适当的熔丝是否已经被成功地熔断。本发明的另一个目的是防止熔断电路的非预期操作，这是通过在验证预期的熔断步骤成功完成之后禁止熔断电路实现的。这些步骤的内部检验排除了外部测量X和Y端之间电阻值的要求。
本发明的另一个目的是提供一种禁止熔断电路熔断附加熔丝而无需外部提供锁定信号的内部机构。这一特征将简化对外部测试设备的要求和减少了IC外壳引脚数。
按照本发明的一个方面，提供了一种在半导体集成电路中调整电路元件值的电路，用于将该类型电路的电路元件值调整为X和Y端之间所确定的特定值，其中，使用当熔断电流通过它们时永久性地熔断的多个熔丝来调整电路元件值，该电路包括：输入装置，用于接收表明所期望电路元件值的多个输入信号；多个熔断控制电路，每一个熔断控制电路包括熔丝，和响应从相应的一个输入信号导出的熔断控制输入信号而熔断熔断装置为非导通状态的装置；和每一个熔断每控制电路提供相应的开关控制信号和表明相应的熔丝是否已经被熔断的监视器信号；响应开关控制信号调整在X和Y端之间的电路元件值的装置；和监视装置，用于监视监视器信号和提供表明由输入信号表示的所有熔丝是否已经被熔断的监视器输出逻辑信号。
按照本发明的另一个方面，提供了一种在半导体集成电路中调整电路元件值的方法，用于将该类型电路的电路元件值调整为X和Y端之间所确定的特定值，该类型半导体集成电路含有用来调整在两结点X和Y之间的阻抗的多个熔丝，该方法包括如下步骤：提供各自的熔断控制电路，用以响应对应的控制输入信号可控制地熔断选出的熔丝；在每一个熔断控制电路中，产生指示熔断是否已经完成的输出信号；监视所有的熔断控制电路输出信号以确定是否在所有的熔断控制电路中熔断已经完成；当在所有的熔断控制电路中所有熔断已经完成时，启动监视器输出逻辑信号(MONB)；以及，响应监视器输出逻辑信号，禁止在半导体集成电路中进一步熔断熔丝。
本发明还在这样一种类型的半导体集成电路内防止噪音触发非预期熔断的方法，即该类型的半导体集成电路包括调整两结点X和Y之间阻抗的多个熔丝。该新方法包括提供相应熔断控制电路，以根据相应的控制输入信号可控制地熔断选出的熔丝。每一个熔断控制电路产生指示熔断是否已经被完成的输出信号。本方法要求监视所有的熔断控制电路输出信号以确定在所有熔断控制电路中是否已经如输入信号所要求的那样完成了熔断。当在所有的熔断控制电路中已完成所有熔断时，一监视器输出逻辑信号(MONB)被启动。该MONB信号用来禁止在半导体集成电路中的熔丝的任何进一步的熔断，所以旧的外部LOCK信号不再需要。
因此，本发明包括用于在这样一种类型半导体集成电路中调整电路元件值为一特定值的电路，即在该类型半导体集成电路中使用当熔断电流流过时永久性地熔断的多个熔丝来调整电路元件的值。该新电路接收对应所期望电路元件值的多个输入信号(An)。提供多个熔断控制电路，每一个熔断控制电路包括一熔丝和用于响应从相应一个输入信号导出的对应熔断控制输入信号熔断该熔丝为非导通状态的装置。每一个熔断控制电路还提供相应的开关控制信号(B1)和指示相应的熔丝是否已熔断的监视器信号(M1)。该电路包括根据这些开关控制信号调整在X和Y端之间电路元件值的装置；和包括监视装置400，用于监视监视器信号(Mn)和用来提供指示由输入信号(An)指示的所有熔丝是否已经被熔断的监视器输出逻辑信号(MONB)。
在本优选的实施例中，每一个熔断控制电路包括第一开关控制逻辑装置，仅当启动对应的输入信号(An＝0)而不启动监视器输出逻辑信号(MONB)(MONB＝1)时，用于启动熔断控制输入信号以熔断相应的熔丝。进而，每一个熔断电路包括一个耦合到熔丝的输出装置以提供指示相应的熔丝是否被熔断(开路)或未被熔断(导通)的熔断逻辑信号。
                      附图说明
从参照附图对优选实施的详细描述，使本发明的前述和其它的目的，特征和优点将变得更为明显。
图1示出了用于调整半导体集成电路中电路元件值的现有技术的电路。
图2给出了依照本发明的在半导体集成电路中调整电路元件值的改进的电路。
                    优选实施方式
图2示出了依据本发明的用于调整半导体IC中的电路元件值的电路。该电路包括熔断使能信号EN；输入熔断信号的多个信号输入端A1-An；多个熔断电路100，200，300，它们当中的每一个依照施加的熔断信号执行熔断，如以下进一步说明的。监视电路400提供监视输出信号MONB，该监视器输出信号对诸输入信号进行选通以确保当熔断完成时不再执行熔断并且显示熔断是否完成。阻抗调整电路500包括是无源元件的多个电阻R1-Rn，和每一个均并联到相应的一个电阻器上，用于响应输入信号Ai有选择地旁路相应的电阻器以形成结点X和Y之间的所希望的阻抗的多个开关器件S21-S2n。注意，结点X和Y不再需要被引出到外部引脚，因必要的测试在内部进行。熔断控制电路100,200,300将参照第一电路加以解释。
第一熔断控制电路100包括具有熔丝130的熔断电路110。是第一开关控制器件的第一“与非”门140提供熔断控制输入信号到开关S1。第二“与非”门150；第一“与”门160，该“与”门输出开关控制信号B1，以控制阻抗控制电路500的开关器件S21。第一“异或”门170提供显示熔断是否完成的监视器信号M1。熔断电路110包括第一开关器件S1，该开关器件依照熔断控制输入信号的逻辑值导通或截止。当S1导通时，配置的双极型晶体管Q1提供流过熔丝130的熔断电流。当S1截止时，电阻器R12保持Q1截止。当执行熔丝的熔断时上拉电阻器R11上拉供电电压；和第二反相器120输出熔断逻辑信号，该逻辑信号在执行熔丝的熔断时呈现逻辑低值，并在不执行熔丝的熔断时呈现逻辑高值。
在熔断电路100内，第一“与非”门140的第一输入端连接到熔断使能输入信号EN，第二输入端连接到反相相应输入信号A1的第一反相器180的输出端，和第三输入端连接到从输入信号控制电路400输出的监视器输出信号MONB。这样“与非”门140启动熔断控制输入信号，使得仅当相应输入信号被启动(An＝0)和监视器输出信号(MONB)不被启动(MONB＝1)时，熔断相应的熔丝。
第二“与非”门150的第一输入端连接到第一反相器180的输出端和第二输入端连接到监视器输出信号MONB。第二“与非”门150的输出端连接到第一“与”门(160)的第一输入端和第一“异或”门170的第一输入端。第一“与”门160的另一个输入端接收从反相器120来的熔断逻辑信号，这样“与”门160的输出提供开关控制信号B1。“异或”门170的第二输入端也接收来自反相器120的熔断逻辑信号，这样门170的输出提供指示由输入信号指出的熔断是否被完成的监视器信号M1。
监视电路400包括类似于熔断电路110的结构的熔断块410；第三反相器420；监视器熔丝430和导通或截止熔断块410的第三开关器件S3的开关控制器件440。开关控制器件440具有第三“与非”门441和第一“或非”门442，第三“与非”门441的一个输入端与熔断使能信号EN连接和第三“与非”门441的另一个输入端连接到第一“或非”门442的输入端。第一“或非”门442的输入端与从熔断电路100，200，300输出的各监视器信号相连接。依据本发明的优选实施例具有N单元的输入信号A1-An，所以N单元的多个熔断电路也是需要的。
如本发明优选实施例中所定义的，熔断块110的第一开关器件S1和熔断块410的第三开关器件S3可以作为CMOS传输门或双极型晶体管来实现。调节电路500可以使用一系列电阻器，如图所示，或其它无源元件例如电容器以允许选取在X和Y结点之间的电容值。
多个熔断电路具有相同的结构，所以仅仅描述第一熔断电路的操作。为了通过组合在X端和Y端之间形成的无源元件R1-Rn来调整电路元件值为所期望的值，首先，低逻辑信号被提供作为熔断使能输入信号EN。低输入使得“与非”门140在S1的门处上升为高，使熔断块110的第一开关S1截止。没有基极电流送到Q1，R12下拉基极端，所Q1也截止。没有熔断电流施加到熔断元件130，所以该熔丝下拉在R11的熔断结点，使得反相器120的输出上升为高--熔断逻辑信号。该熔断逻辑信号被输入到在下面进一步解释的门160。熔断逻辑信号高表明，熔丝是导通的--，即，它没有被熔断。
现在看图2的监视器电路400，具有低逻辑值的熔断使能信号EN被输入至“与非”门441，使它的输出上升为高。开关控制电路440由此具有施加到S3门上的逻辑高输出信号。依此，S3截止，并因上述理由Q1截止。熔丝430维持导通，再次下拉在R11的熔断结点并造成反相器420的输出上升为高--监视器输出信号MONB。该逻辑信号MONB被输入到所有的熔断电路，例如110，200，其中如前所述限制相应的选择输入信号A1，A2等等。由于MONB是高，熔断将被允许。
分别控制开关S21-S2n的开关控制信号B1-Bn在阻抗调节电路500中一般跟踪施加至A1-An的相应的输入数据。例如，当输入信号A1为高，它使得第一开关控制信号B1上升为高，阻抗调节电路500的相应开关器件S21截止，所以第一阻抗电路510的阻抗值将成为R1。相反，当低逻辑值输入给输入信号A1，它使得开关器件S21导通，第一阻抗电路510的阻抗值变为零，这是由于R1被S21旁路。在上述方法中通过使输入信号A2-An的输入数据不同，实现了X端和Y端之间的所期望阻抗值。
为了构成该部分，逻辑高值输入到熔断使能信号EN和选取的输入数据被施加到输入信号A1-An。如果第一熔断电路100的输入信号A1具有高逻辑值，熔丝130的熔断并不执行，因为第一“与非”门140的输出变为高和熔断块110的第一开关器件截件。由于/A1是低的，门150为高。依此，为第二开关控制器件的“与”门160的输出变为高和在阻抗控制电路510中的第一阻抗电路510的开关器件S21截止，第一阻抗电路510的阻抗值成为R1。由于150是高和120是高，则M1低--监视器信号。这表明熔断完成了、或未被激励，或不需要。
另一方面，如果A1是低逻辑值，第一开关器件S1导通，因为第一开关控制器件140的输出变为低。如果假定流过电阻器R12的电流是I，当假设双极型晶体管Q1的β因子是β时，从电源电压Vdd传输到双极型晶体管Q1的电流是放大的电流βI。因此熔丝130的熔断被执行，这是因为大电流I+βI流过熔丝130，熔断块110的上拉电阻R11使得第一反相器120的输出变为低，并且是作为第二开关控制器件的第一“与”门160的输出的第一控制信号B1变低。因为在阻抗调节电路500中的第一阻抗电路510的开关器件S21导通，第一阻抗电路510的阻抗值变为0。第一熔断电路100的熔断信号M1输出低逻辑值，这里表明熔断已成功地完成了。如提示的，同样的操作应用于对应输入信号A2-An的每一个其它熔断电路200-300。这样在结点X和Y之间的总电阻在i＝1到n上为∑(Ai*Ri)，其中A是0或是1。
监视器输出信号MONB也提供表明依照输入信号成功地构成该部分的输出信号。换言之，它确认，所有的熔断已经完成，并禁止任何进一步的熔断以避免由于噪音而造成的非预期熔断。所有单独的监视器信号M1-Mn均输入到公共“或非”门442，使得当所有的M信号为低时-必要时表明熔断完成-门442变为高。如果EN为高，门441变为低和熔断块410的第三开关器件S3导通，熔丝430的熔断被执行。熔丝430结点变为高和MONB变为低。监视器输出信号MONB在每一个和所有其它熔断电路中被输入到“与非”门140，使得所有门140被迫为高。这就保持所有的熔断开关S1-Sn截止以防止进一步的熔断。
然而，如果执行熔断块的熔丝的熔断的企图被实施但是熔断并没有执行，可以说，如果由于输入信号中的噪音或熔断时间不足够长非正常的熔断被执行，例如，如果低逻辑值被输入到输入信号A1以执行第一熔断电路100的熔丝130的熔断但是熔断并没有完成，是“异或”门170的输出的第一熔断信号M1输出的是高逻辑值，因为第一反相器120的输出是高逻辑值。并且在熔断块410内的熔丝430的熔断并不执行，监视器输出信号MONB输出如同以前状态的高逻辑值，这是因为控制输入信号的电路内的第三开关控制器件的输出具有高逻辑值。因此，用户可以知道熔断是由具有高逻辑值的监视器输出信号MONB完成的，它们再次执行熔断以完成该熔断。如上所述，因为本发明的调整半导体IC电路元件值的电路内部地识别熔断是否正常地执行并限制输入信号，以便当熔断已经完成时使进一步的熔断不再执行，其它的输入控制信号(LOCK)不再需要，也不需要现有技术的外部测试来确定熔断是否已经完成了。
在优选实施例中已经示出和描述了本发明的基本原理，该领域的技术人员很容易理解，本发明在不脱离该原理的基础上可以在组态和细节上加以修改。所有修改均在所附权利要求的精神和范围内。

Claims (20)

1、一种在半导体集成电路中调整电路元件值的电路，用于将该类型电路的电路元件值调整为X和Y端之间所确定的特定值，其中，使用当熔断电流通过它们时永久性地熔断的多个熔丝来调整电路元件值，该电路包括：
输入装置，用于接收表明所期望电路元件值的多个输入信号(An)；
多个熔断控制电路(100)，每一个熔断控制电路包括熔丝(130)，和响应从相应的一个输入信号导出的熔断控制输入信号(140)而熔断熔断装置(110)为非导通状态的装置；和每一个熔断每控制电路(100)提供相应的开关控制信号(B1)和表明相应的熔丝是否已经被熔断的监视器信号(M1)；
响应开关控制信号调整在X和Y端之间的电路元件值的装置(500)；和
监视装置，用于监视监视器信号(Mn)和提供表明由输入信号(An)表示的所有熔丝是否已经被熔断的监视器输出逻辑信号(MONB)。
2、如权利要求1所述的电路，其中，每一个熔断控制电路(100)包括启动熔断控制输入信号的第一开关控制逻辑装置(140)，使得仅当对应的输入信号被启动(An＝0)和监视器输出逻辑信号(MONB)没被启动(MONB＝1)时熔断相应的熔丝；和
每一个熔断装置(110)包括连接到熔丝的输出装置，用于提供对应于相应熔丝被熔断或没被熔断的状态的熔断逻辑信号(120)。
3、如权利要求2所述的电路，其中，第一开关控制逻辑器件包括第一“与非”门(140)和所说电路进一步包括使能输入装置，用于接收连接到所有熔断控制电路以使能所说熔丝的所选取熔断的使能输入逻辑信号(EN)；其中在每一个熔断控制电路的第一“与非”门在其第一输入端接收使能输入逻辑信号，在第二输入端接收输入信号(An)，和在第三输入端接收监视器输出逻辑信号(MONB)以此在第一“与非”门的输出端形成熔断控制输入信号。
4、如权利要求2所述的电路，其中，每一个熔丝最初是导通的，当至少一个预定的熔断电流通过该熔丝时被熔断为开路。
5、如权利要求2所述的电路，其中，每一个熔断控制电路进一步包括：
逻辑装置(150)，用于组合相应的输入信号(An)和监视器输出逻辑信号(MONB)；和
第二开关控制逻辑装置(160)，用于将所说逻辑装置(150)的输出和熔断逻辑信号(120)组合在一块，使得仅当逻辑输出信号与相应的输入信号(An)一致时启动开关控制信号(Bn)和监视器输出逻辑信号(MONB)并不被启动。
6、如权利要求5所述的电路，其中，每个熔断控制电路进而包括“异或”逻辑装置(170)，用于把熔断逻辑信号(120)和所说逻辑装置(150)的所说输出组合在一块，使得当对应的熔丝被相应输入信号(An)所选取和被熔断时启动监视器输出逻辑信号(Mn)。
7、如权利要求5所述的电路，其中，第二开关控制逻辑装置包括第一“与”门(160)，该“与”门具有接收输出逻辑信号的第一输入端和接收所说逻辑装置(150)的输出的第二输入端。
8、如权利要求2所述的电路，其中，每一个熔丝连接在各自的熔丝结点和地之间，且每一个熔断装置包括：
一开关(S1)，用于接收相应的开关控制输入信号；
串联连接在电源和熔丝结点之间的电流放大器(Q1)，其控制端(基极)连接到开关以响应该开关的接通提供足以熔断熔丝为非导通状态的流经熔丝的电流；
连接到熔丝结点的上拉器件(R11)，用以上拉熔丝结点电压，以当熔丝在非导通状态时提供逻辑高信号；和
连接到熔丝结点的反相器(120)，用于在熔丝处于非导通状态时将逻辑高信号反相以提供逻辑低信号作为熔断逻辑信号。
9、如权利要求8所述的电路，其中，开关包括电压控制电流源和电流放大器包括双极型晶体管；电流源被连接到双极型晶体管的基极。
10、如权利要求1所述的电路，其中，所述响应开关控制信号调整在X和Y端之间的电路元件值的装置(500)包括：
设置在集成电路内的串联连接的多个无源电路元件(R1-Rn)，使得无源元件的总值等于末被旁路的各个无源电路元件的总和；
与每个无源电路元件相并联配置的开关装置(S21-S2n)，用以根据开关装置的状态可控制地旁路相应无源电路元件，使得被旁路的无源电路元件对整个无源元件的总值不做出贡献，
并且，所述熔断控制电路(100)连接到每一个开关装置以控制相应开关装置的状态和以此有选择地旁路或不旁路相应的无源电路元件每一个熔断控制电路(100)进一步包括开关输出信号(B1一Bn)，用于根据熔丝的状态来控制相应的开关装置(S21-S2n)，和监视器输出信号(M1-Mn)。
11、如权利要求1的电路，其中无源电路元件包括电阻器。
12、如权利要求1的电路，其中监视装置包括监视器熔丝(430)，和当所有的监视器控制信号(Mn)被启动时把监视器熔断装置(410)熔断为非导通状态的装置，以此永久性地锁存所有其它熔丝的熔断依照输入信号已经完成的指示。
13、如权利要求12的电路，其中，熔断监视器熔丝的装置包括接收所有监视器控制信号(Mn)以检测什么时侯所有监视器控制信号(Mn)被启动的逻辑门(442)。
14、如权利要求12的电路，其中，调整在半导体集成电路内的电路元件值为在X和Y端之间确定的特定值的电路包括输入装置，用于接收使能逻辑信号以进行选择性熔断所述熔丝，以及熔断监视器熔丝的装置进一步包括当所说使能逻辑信号没有启动时响应使能逻辑信号防止熔断监视器熔丝的装置。
15、如权利要求14的电路，其中，使能逻辑信号为有效高，和监视器控制信号为有效低，以及当所说使能逻辑信号不启动时响应防止监视器熔丝的所说熔断的使能逻辑信号的装置包括其第一输入端接收使能逻辑信号和在其第二输入端接收所说逻辑门输出的逻辑“与非”门。
16、如权利要求14的电路，其中，熔断装置包括连接到熔丝的双极型晶体管和连接用来接收熔断控制输入信号的开关装置；开关装置包括连接到双极型晶体管基极的MOS晶体管。
17、一种在半导体集成电路中调整电路元件值的方法，用于将该类型电路的电路元件值调整为X和Y端之间所确定的特定值，该类型半导体集成电路含有用来调整在两结点X和Y之间的阻抗的多个熔丝，该方法包括如下步骤：
提供各自的熔断控制电路，用以响应对应的控制输入信号可控制地熔断选出的熔丝；
在每一个熔断控制电路中，产生指示熔断是否已经完成的输出信号；
监视所有的熔断控制电路输出信号以确定是否在所有的熔断控制电路中熔断已经完成；
当在所有的熔断控制电路中所有熔断已经完成时，启动监视器输出逻辑信号(MONB)；和
响应监视器输出逻辑信号，禁止在半导体集成电路中进一步熔断熔丝。
18、如权利要求17的方法，其中，进一步包括提供监视器输出逻辑信号到集成电路的外部端，以在测试和构成集成电路中使用。
19、如权利要求17的方法，其中，进一步包括步骤：在半导体集成电路中提供监视器熔丝和当熔断已经在所有熔断控制电路内完成时熔断监视器熔丝；以及根据监视器熔丝状态启动监视器输出逻辑信号，使得当它一旦被启动就不能改变监视器输出逻辑信号的状态。
20、如权利要求17的方法，其中，进一步包括步骤：仅当输入信号指示所说的调整和监视器输出逻辑信号没有被启动时才调整所说结点之间的阻抗。
CN96111021A 1995-06-26 1996-06-26 半导体集成电路中调整电路元件值的电路和方法 Expired - Fee Related CN1106693C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019950017542A KR0146203B1 (ko) 1995-06-26 1995-06-26 반도체 집적회로의 회로소자값 조정회로
KR17542/1995 1995-06-26
KR17542/95 1995-06-26

Publications (2)

Publication Number Publication Date
CN1147696A CN1147696A (zh) 1997-04-16
CN1106693C true CN1106693C (zh) 2003-04-23

Family

ID=19418362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96111021A Expired - Fee Related CN1106693C (zh) 1995-06-26 1996-06-26 半导体集成电路中调整电路元件值的电路和方法

Country Status (5)

Country Link
US (1) US5767732A (zh)
JP (1) JP3633110B2 (zh)
KR (1) KR0146203B1 (zh)
CN (1) CN1106693C (zh)
DE (1) DE19625661B4 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2329289A (en) * 1997-08-27 1999-03-17 Ericsson Telefon Ab L M Antifuse-controlled analogue circuit trimming with security locking antifuse
KR100247937B1 (ko) * 1997-11-12 2000-03-15 윤종용 퓨징 장치
KR100287541B1 (ko) 1998-05-29 2001-04-16 윤종용 반도체 메모리 장치의 리던던시 디코더 인에이블회로
US6175261B1 (en) * 1999-01-07 2001-01-16 Texas Instruments Incorporated Fuse cell for on-chip trimming
US6346427B1 (en) 1999-08-18 2002-02-12 Utmc Microelectronic Systems Inc. Parameter adjustment in a MOS integrated circuit
US6388853B1 (en) * 1999-09-28 2002-05-14 Power Integrations, Inc. Method and apparatus providing final test and trimming for a power supply controller
KR100318432B1 (ko) * 1999-10-30 2001-12-24 박종섭 집적 회로 카드에서 테스트 핀 및 퓨즈 핀을 공유하기 위한 공유 회로
JP4743938B2 (ja) * 2000-06-12 2011-08-10 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7459956B2 (en) * 2004-05-05 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Storing information with electrical fuse for device trimming
US7505739B2 (en) * 2004-11-12 2009-03-17 Atheros Technology Ltd. Automatic mode setting and power ramp compensator for system power on conditions
US7375579B1 (en) * 2005-08-04 2008-05-20 National Semiconductor Corporation Programming of fuse-based memories using snapback devices
KR100743994B1 (ko) * 2005-09-14 2007-08-01 주식회사 하이닉스반도체 내부 전압 제어 장치
US7443227B2 (en) * 2006-08-30 2008-10-28 Phison Electronics Corp. Adjusting circuit
GB2444740A (en) * 2006-12-14 2008-06-18 Cambridge Semiconductor Ltd Trimming integrated circuits
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8623728B2 (en) * 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN102163604B (zh) * 2010-02-23 2012-05-23 上海贝岭股份有限公司 一种电阻修正电路
US8179189B2 (en) * 2010-03-11 2012-05-15 Himax Analogic, Inc. Trimming circuit
TWI393235B (zh) * 2010-03-25 2013-04-11 Himax Analogic Inc 調整電路
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
JP6822027B2 (ja) * 2016-09-15 2021-01-27 富士電機株式会社 トリミング装置
CN110967619B (zh) * 2019-04-30 2021-10-22 宁德时代新能源科技股份有限公司 检测电路、电路检测及控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62200804A (ja) * 1986-02-27 1987-09-04 Ricoh Co Ltd プログラム可能なアナログ量素子をもつ半導体集積回路装置
US4935645A (en) * 1988-03-02 1990-06-19 Dallas Semiconductor Corporation Fusing and detection circuit
US4937465A (en) * 1988-12-08 1990-06-26 Micron Technology, Inc. Semiconductor fuse blowing and verifying method and apparatus
US5327024A (en) * 1992-07-02 1994-07-05 Quicklogic Corporation Field programmable antifuse device and programming method therefor
KR950004858B1 (ko) * 1992-03-17 1995-05-15 삼성전자 주식회사 내부전원전압 발생회로
KR960011261B1 (ko) * 1993-06-11 1996-08-21 삼성전자 주식회사 반도체집적회로의회로소자값조정회로및방법
US5404049A (en) * 1993-11-02 1995-04-04 International Business Machines Corporation Fuse blow circuit
US5517455A (en) * 1994-03-31 1996-05-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit with fuse circuitry simulating fuse blowing

Also Published As

Publication number Publication date
KR0146203B1 (ko) 1998-12-01
JP3633110B2 (ja) 2005-03-30
CN1147696A (zh) 1997-04-16
DE19625661A1 (de) 1997-01-02
DE19625661B4 (de) 2008-11-20
US5767732A (en) 1998-06-16
KR970004302A (ko) 1997-01-29
JPH0951039A (ja) 1997-02-18

Similar Documents

Publication Publication Date Title
CN1106693C (zh) 半导体集成电路中调整电路元件值的电路和方法
US5450030A (en) Circuit for adjusting a circuit parameter of a circuit
US6703885B1 (en) Trimmer method and device for circuits
US7579903B2 (en) Power-source potential control circuit and method of trimming power-source potential
US6621324B2 (en) Redundant antifuse segments for improved programming efficiency
US6812735B1 (en) Multiple value self-calibrated termination resistors
US5668751A (en) Antifuse programming method and apparatus
US7606058B2 (en) Autonomous antifuse cell
US20070290704A1 (en) Method and circuit for adjusting characteristics of packaged device without requiring dedicated pads/pins
KR101497998B1 (ko) 안티―퓨즈들을 프로그래밍하기 위한 방법 및 디바이스
US5942809A (en) Method and apparatus for generating internal supply voltage
US7283003B2 (en) Reset signal generators for a frequency-phase detector and methods of generating reset signals for the same
US7902847B2 (en) Semiconductor device and test method thereof
US6825718B2 (en) Impedance matching circuit
KR100404160B1 (ko) 고속 록업 ｐｌｌ 회로
US6377111B1 (en) Configurable electronic circuit
US6549016B1 (en) Negative voltage detector
US10819318B1 (en) Single event upset immune flip-flop utilizing a small-area highly resistive element
EP0459633A2 (en) Methods for preventing disturbance of antifuses during programming
US7038549B2 (en) Oscillator circuit with switchable feedback
US5414709A (en) Circuit for generating a configuration signal for a network system
EP0788231B1 (en) High voltages detector circuit and integrated circuit using the same
JPH07177027A (ja) 位相同期ループ回路装置およびその位相比較器
JP3256689B2 (ja) 半導体集積回路
WO1999010931A1 (en) Analog trimming

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030423

Termination date: 20140626

EXPY Termination of patent right or utility model