KR940012848A - 모스(mos) 전계 효과 트랜지스터를 구동하기 위한 회로 - Google Patents

모스(mos) 전계 효과 트랜지스터를 구동하기 위한 회로 Download PDF

Info

Publication number
KR940012848A
KR940012848A KR1019930023182A KR930023182A KR940012848A KR 940012848 A KR940012848 A KR 940012848A KR 1019930023182 A KR1019930023182 A KR 1019930023182A KR 930023182 A KR930023182 A KR 930023182A KR 940012848 A KR940012848 A KR 940012848A
Authority
KR
South Korea
Prior art keywords
circuit
field effect
mos field
gate
effect transistor
Prior art date
Application number
KR1019930023182A
Other languages
English (en)
Inventor
바이엘 에릭
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 도이취랜드 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 도이취랜드 게엠베하 filed Critical 윌리엄 이. 힐러
Publication of KR940012848A publication Critical patent/KR940012848A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

MOS 전계 효과 트랜지스터 (TO)를 게이트 제어하기 위한 회로가 방전 회로 (12)를 포함하고 이 회로를 통해 게이트-소스 캐패시턴스 (CGS)에 저장된 전하가 시정수에 따라 방전될 수 있고 시정수의 값이 상기 방전 회로 (12)의 내부 임피던스에 좌우된다. 이 방전 회로(12)는 큰 내부 임피던스 및 작은 내부 임피던스 각각에 의해 결정되는 두 상태 사이에서 스위치될 수 있고 게이트-소스 전압(UGS)가 소정의 값 이하로 강하하자마자 작은 내부 임피던스에 의해 정해지는 상태를 취한다.

Description

모스(MOS) 전계 효과 트랜지스터를 구동하기 위한 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 금속 산화물 반도체 전계 효과 트랜지스터를 게이트 제어하기 위한 회로의 회로원리를 도시한 도면.

Claims (12)

  1. MOS 전계 효과 트랜지스터 (TO)의 게이트 전극 (G)와 소스 전극 (S)사이에 스위치 가능한 방전 회로 (12) 를 포함하는 금속 산화물 반도체 MOS 전계 효과 트랜지스터, 특히 전력 MOS 전계 효과 트랜지스터를 게이트 제어하는 것으로서, 상기스위치 가능한 방전회로 (12)를 통해 게이트-소스 캐패시턴스 (CGS)에서 유지되는 전하가 시정수 (t)에 따라 방전될 수 있고 이 시정수의 값이 상기 방전 회로 (12)의 내부 임피던스 (Zl)에 좌우되는 회로에 있어서, 상기 방전 회로 (12) 가 큰 내부 임피던스와 작은 내부 임피던스 (Zl)에 의해 결정되는 두 상태 사이에서 스위치가 가능하고, 게이트-소스 전압 (UGS)가 소정의 한계값 (UGSB) 이하로 강하하자마자 상기 방전회로가 상기 작은 내부 임피던스에 의해 결정되는 상태를 취하는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  2. 제1항에 있어서, 상기 방전 회로 (12)의 상기 내부 임피던스 (Zl)이 상기 게이트-소스 전압 (UGS)가 상기 소정의 한계값 (UGSB)이하인 경우에 제로영역에서의 값을 갖는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  3. 제1항 또는 제2항에 잇어서, 상기 게이트-소스 전압 (UGS)의 상기 소정의 제한 값(UGSB) 가 선택되어 상기 한계값 (UGSB)에 대승하는 트레인 전류 (ID)가 제로영역에서의 값을 취하는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  4. 상기 항들 중 어느 한 항에 있어서, 상기 방전 회로 (12)가 병렬 회로로 된 2개의 전류 경로 (14, 16) 에 의해 형성되고, 상기 회로들 중 한 전류 경로 (14)는 상기 높은 임피던스 값을 나타내며, 작은 임피던스 값을 나타내는 상기 전류 경로 (16) 은 게이트-소스 전압 (UGS)가 상기 소정의 한계값 (UGSB)를 초과하자 마자 바이패스될 수 있는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  5. 제4항에 있어서, 상기 방전 회로 (12)의 상기 작은 내부 임피던스를 결정하는 상기 전류 경로 (16)이 상기 게이트-소스 전압 (UGS)의 기능으로서 제어되는 전자 스위치 (N4)를 통해 폐쇄될 수 있는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  6. 제5항에 있어서, 상기 전자 스위치 (N4)가 스위칭 트랜지스터 (N3)을 통해 제어될 수 있고, 상기 게이트 전극은 상기 큰 내부 임피던스를 결정하는 상기 전류경로 (14)의 분압기 (R1-R3)에서 탭될 수 있는 제어 전압 (Ust)를 수신하는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  7. 제6항에 있어서, 상기 스위칭 트랜지스터 (N3)을 통해 다른 전자 스위치 (N5)가 제어될 수 있고, 상기 전자 스위치를 통해 상기 분압기 (R1-R3)에 할당된 저항기 (R3)이 상기 분압기 (R1-R3)에 인가된 게이트-소스 전압 (UGS)가 상기 소정의 한계값 (UGSB) 이하로 강하하자마자 상기 제어 전압 (Ust)를 감소시키도록 바이패스될 수 있는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  8. 제6항 또는 제7항에 있어서, 상기 스위칭 트랜지스터(N3)이 정전류원 (18)에 접속되는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  9. 상기 항들 중 어느 한 항에 있어서, 상기 방전 회로(12)가 방전 신호 (SE)의 기능으로서 제어될 수 있는 1개 이상의 전자 스위치 (N1, N2) 를 통해 상기 MOS전계 효과 트랜지스터(TO)에 할당될 수 있는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  10. 제9항에 있어서, 상기 방전 회로(12)의 상기 2개의 병렬 회로로 된 전류 경로 (14, 16)의 각 경로에서 전자 스위치 (N1, N2) 각각이 상기 방전 신호(SE)를 통해 제어되도록 배열되는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  11. 상기 항들 중 어느 한 항에 있어서, 상기 MOS전계 효과 트랜지스터(TO)의 상기 게이트 전극 (G)가 충전 저항기 (Rt)을 포함하는 충전 회로(20) 에 할당될 수 있는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
  12. 제11항에 있어서, 상기 충전회로(20)이, 상기 충전 신호(SL)의 기능으로서 제어될 수 있고 상기 충전 저항기 (Rl)과 직렬인 전자 스위치 (N6)을 통해 상기 MOS전계 효과 트랜지스터(TO)에 할당될 수 있는 것을 특징으로 하는 MOS 전계 효과 트랜지스터를 게이트 제어하기 위한 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930023182A 1992-11-03 1993-11-03 모스(mos) 전계 효과 트랜지스터를 구동하기 위한 회로 KR940012848A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4237125 1992-11-03
DEP4237125.2 1992-11-03

Publications (1)

Publication Number Publication Date
KR940012848A true KR940012848A (ko) 1994-06-24

Family

ID=6472010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023182A KR940012848A (ko) 1992-11-03 1993-11-03 모스(mos) 전계 효과 트랜지스터를 구동하기 위한 회로

Country Status (5)

Country Link
US (1) US5548240A (ko)
EP (1) EP0596475B1 (ko)
JP (1) JPH077404A (ko)
KR (1) KR940012848A (ko)
DE (1) DE69317728T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69528967D1 (de) * 1995-05-31 2003-01-09 St Microelectronics Srl Transistorstromgeneratorstufe für integrierte Analogschaltungen
DE19527736C1 (de) * 1995-07-28 1996-11-14 Texas Instruments Deutschland Schaltungsanordnung zur Ansteuerung eines dem Speisekreis einer elektrischen Last zugeordneten MOS-Feldeffekttransistors
US6127746A (en) * 1996-10-21 2000-10-03 International Rectifier Corp. Method of controlling the switching DI/DT and DV/DT of a MOS-gated power transistor
US6100738A (en) * 1998-12-22 2000-08-08 Philips Electronics North America Corporation High-speed current switch with complementary stages
JP2004072424A (ja) * 2002-08-06 2004-03-04 Denso Corp Ｍｏｓゲートトランジスタのゲート駆動回路
JP2004229203A (ja) 2003-01-27 2004-08-12 Ricoh Co Ltd 半導体集積回路および該半導体集積回路を用いた音響素子ドライブアンプ
US6952120B2 (en) * 2004-02-12 2005-10-04 Texas Instruments Incorporated Versatile system for controlling driver signal timing
CN101228693B (zh) * 2005-02-25 2012-03-28 Nxp股份有限公司 用于i2c总线应用的信号缘变化率控制电路及其装置
TW200820609A (en) * 2006-03-31 2008-05-01 Nxp Bv Method and system for signal control
US7966438B2 (en) * 2007-09-27 2011-06-21 Honeywell International Inc. Two-wire communications bus system
US7936189B2 (en) * 2008-12-04 2011-05-03 Stmicroelectronics S.R.L. Driver circuit and method for reducing electromagnetic interference
CA3074225C (en) * 2010-02-16 2021-10-19 Dynamics Inc. Systems and methods for drive circuits for dynamic magnetic stripe communications devices
JP5197658B2 (ja) * 2010-03-10 2013-05-15 株式会社東芝 駆動回路
US8514008B2 (en) 2010-07-28 2013-08-20 Qualcomm, Incorporated RF isolation switch circuit
JP5466789B2 (ja) 2011-03-31 2014-04-09 ルネサスエレクトロニクス株式会社 シリアル通信装置
JP2013013044A (ja) * 2011-05-31 2013-01-17 Sanken Electric Co Ltd ゲートドライブ回路
PL2665172T3 (pl) * 2012-05-18 2017-03-31 Silergy Corp. Obwód z miękką komutacją
US8975929B2 (en) * 2013-06-20 2015-03-10 Stmicroelectronics International N.V. High voltage tolerant input buffer
US10520971B2 (en) * 2017-07-18 2019-12-31 Texas Instruments Incorporated Current sink with negative voltage tolerance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3169198D1 (en) * 1980-12-04 1985-04-11 Siemens Ag Circuitry for driving at least one power fet
US4481434A (en) * 1982-06-21 1984-11-06 Eaton Corporation Self regenerative fast gate turn-off FET
JPS6135616A (ja) * 1984-07-27 1986-02-20 Tdk Corp 電界効果トランジスタ駆動回路
NL8800234A (nl) * 1988-02-01 1989-09-01 Philips Nv Geintegreerde schakeling met logische circuits en ten minste een push-pull-trap.
DE4131783C1 (ko) * 1991-09-24 1993-02-04 Siemens Ag, 8000 Muenchen, De
US5204562A (en) * 1991-11-29 1993-04-20 Motorola, Inc. Turn off delay reduction circuit and method
US5264736A (en) * 1992-04-28 1993-11-23 Raytheon Company High frequency resonant gate drive for a power MOSFET
US5321313A (en) * 1993-01-07 1994-06-14 Texas Instruments Incorporated Controlled power MOSFET switch-off circuit

Also Published As

Publication number Publication date
JPH077404A (ja) 1995-01-10
US5548240A (en) 1996-08-20
DE69317728T2 (de) 1998-08-20
EP0596475B1 (en) 1998-04-01
DE69317728D1 (de) 1998-05-07
EP0596475A2 (en) 1994-05-11
EP0596475A3 (en) 1994-11-23

Similar Documents

Publication Publication Date Title
KR940012848A (ko) 모스(mos) 전계 효과 트랜지스터를 구동하기 위한 회로
US7061217B2 (en) Integrated power switching circuit
US5633600A (en) Output buffer circuit having a minimized output voltage propagation
US4740717A (en) Switching device with dynamic hysteresis
KR0158006B1 (ko) 캐패시터와 트랜지스터를 사용하는 지연 회로
KR920000176A (ko) 출력 전압을 감지하여 스위칭 유도잡음을 감소시키는 출력 버퍼 회로
KR930005371A (ko) 반도체 집적회로의 출력회로
KR940012796A (ko) 링 오실레이터(Ring Oscillator) 및 정전압 발생회로
JPS63112893A (ja) 半導体集積回路
US4023122A (en) Signal generating circuit
US4219743A (en) Buffer circuit
KR100535346B1 (ko) 반도체 집적회로장치
US6081132A (en) High voltage drive output buffer for low Voltage integrated circuits
US4996449A (en) Output circuit having high speed operation and low power dissipation
US5362995A (en) Voltage comparing circuit
US5341338A (en) Data output circuit with minimum power source noise
KR930022417A (ko) 단락 보호 회로
US5489859A (en) CMOS output circuit with high speed high impedance mode
US7816969B2 (en) Level shifter circuit
US4791521A (en) Method and apparatus for reducing transient noise by premagnetization of parasitic inductance
US3673438A (en) Mos integrated circuit driver system
US5329247A (en) Switchable MOS current mirror
US5250853A (en) Circuit configuration for generating a rest signal
KR940012840A (ko) 금속 산화물 반도체 전계 효과 트랜지스터의 스위치 오프를 제어하기 위한 회로 장치
KR100530933B1 (ko) 레벨 변환 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application