KR940012388A - 수율이 향상되는 반도체메모리장치 및 그 쎌어레이 배열방법 - Google Patents

수율이 향상되는 반도체메모리장치 및 그 쎌어레이 배열방법 Download PDF

Info

Publication number
KR940012388A
KR940012388A KR1019920022114A KR920022114A KR940012388A KR 940012388 A KR940012388 A KR 940012388A KR 1019920022114 A KR1019920022114 A KR 1019920022114A KR 920022114 A KR920022114 A KR 920022114A KR 940012388 A KR940012388 A KR 940012388A
Authority
KR
South Korea
Prior art keywords
array
bit
data
semiconductor memory
parity
Prior art date
Application number
KR1019920022114A
Other languages
English (en)
Other versions
KR960000681B1 (ko
Inventor
이형곤
조성희
김세진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920022114A priority Critical patent/KR960000681B1/ko
Priority to US08/051,408 priority patent/US5313425A/en
Priority to JP5104442A priority patent/JPH06203596A/ja
Publication of KR940012388A publication Critical patent/KR940012388A/ko
Application granted granted Critical
Publication of KR960000681B1 publication Critical patent/KR960000681B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Hardware Redundancy (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 반도체 메모리 장치에 있어서 특히 싱글비트성 결함 및 비트라인성 결함외에도 워드라인성 결하의 구제가 가능하게 ECC(Error Checking and Correcting)를 내장한 반도체 메모리 장치에 관한 것으로, 본 발명은 동시에 센싱되어 하나의 에로정정 동작을 구성하는 각각의 데이터비트 및 패리티비트가 로우디코더에 의해 서로 전기적으로 분리된 스트링선택라인 및 워드라인을 가지도록 메모리 가능하게 하므로서, 고집적 반도체 메모리 장치의 수율 및 신뢰성을 보장한다.

Description

수율이 향상되는 반도체메모리장치 및 그 썰어레이 배열방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일실시예에 따른 반도체메모리장치의 블록다이아그램,
제5도는 제4도의 서므어레이의 상세 회로도,
제7도는 본 발명의 다른 실시예에 따른 반도체메모리장치의 블럭다이아그램.

Claims (13)

  1. 이씨씨(ECC)회로를 내장하고 메모리 쎌 어레리에 다수개의 데이터비트와 패리티비티가 내장되어 에러정정 동작을 수행하는 반도체 메모리 장치에 있어서, 한번의 액티브사이클시에 동시에 센싱되는 각각의 데이타비트와 패리티비트가 서로 전기적으로 분리된 제1및 제2셀어레이내에 각각 포함되도록 구성됨을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 제1 및 제2쎌어레이는 전기적으로 분리된 스트링선택라인과 워드라인을 가지는 로우디코더에 의해 분리됨을 특징으로 하는 반도체메모리장치.
  3. 제1항에 있어서, 상기 제1 및 제2썰어레이는 전기적으로 분리된 스트링선택라인 및 워드라인을 가지는 로우디코더에 의해 분리됨을 특징으로 하는 반도체메모리장치.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 동시에 센싱되는 데이터비트의 수는 2n(n＝2,3,4,5,…)에 따라 결정되고, 상기 동시에 센싱되는 패리티비트의 수는 상기 동시에 센싱되는 데이터비트의 개수보다 더 적음을 특징으로 하는 반도체메모리장치.
  5. 이씨씨(ECC)회로를 내장하고 메모리 쎌 어레리에 다수개의 데이터비트와 패리티비티가 내장되어 에러정정 동작을 수행하는 반도체 메모리 장치에 있어서, 한번의 액티브사이클시에 동시에 센싱되는 각각의 데이타비트와 패리티비트가 서로 전기적으로 분리된 스트링선택라인과 워드라인을 가지는 로우디코더에 각각 연결됨을 특징으로 하는 반도체메모리장치.
  6. 제5항에 있어서, 상기 동시에 센싱되는 각각의 데이터비트는 서로 다른 쎌어레이에 존재함을 특징으로 하는 반도체메모리장치.
  7. 노멀비트 어레이와 패리티비트 어레이가 다수개로 혼재하는 메모리 쎌 어레이를 가지는 반도체메모리장치에 있어서, 서로 이웃하는 어레이사이에 형성되는 로우디코더를 적어도 구비하고, 데이터 액세스동작시 상기 로우디코더에 의해 선택되어 동시에 센싱되는 각각의 데이터비트 및 패리비트는 서로 다른 어레이에 존재함을 특징으로 하는 반도체메모리장치.
  8. 제7항에 있어서, 상기 동시에 센싱되느 각각의 데이터비트와 패리티비트는 서로 전기적으로 분리된 스트링 선택라인과 워드라인들에 각각 접속됨을 특징으로 하는 반도체메모리장치.
  9. 이씨씨(ECC)회로를 내장하는 반도체메모리장차의 쎌어레이 배열방법에 있어서, 다수개의 데이터를 저장하는 제1쎌어레이와, 다수개의 데이터를 저장하고 상기 제1쎌어레이에 인접하는 제2쎌어레이와 상기 제1쎌어레이와 제2쎌어레이사이에 형성되고 서로 분리된 적어도 하나의 스트링선택라인과 적어도 하나의 워드라인을 각각가지는 로우디코더를 적어도 구비하고, 한번의 액티브사이클시에 동시에 센싱되는 다수개의 데이터는 상기 로우디코더에 의해 서로 전기적으로 분리된 스트링선택라인과 워드라인에 각각 접속되도록 배열됨을 특징으로 하는 반도체메모리장치으 쎌어레이 배열방법.
  10. 제9항에 있어서, 상기 로우디코더가 선택할 수 있는 쎌어레이의 수는 많아야 2개임을 특징으로 하는 반도체메모리장치의 쎌어레이 배열방법.
  11. 제9항에 있어서, 상기 제1썰어레이와 제2쎌어레이가 각각 노멀비트를 저장하는 데이타비트 어레이임을 특징으로 하는 반도체메모리장치의 쎌어레이 배열방법.
  12. 제9항에 있어서, 상기 제1썰어레이와 제2쎌어레이가 각각 패리비트를 저장하는 패리비트 어레이임을 특징으로 하는 반도체메모리장치의 쎌??레이 배열방법.
  13. 제9항에 있어서, 상기 제1썰어레이가 노멀비트를 저장하는 데이타비트 어레이임과, 상기 제2쎌어레이가 패리티비트를 저장하는 패리티비트 어레이임을 특징으로 하는 반도체메모리장치의 쎌어레이 배열방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920022114A 1992-11-23 1992-11-23 반도체메모리장치 및 그 메모리쎌 어레이 배열방법 KR960000681B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920022114A KR960000681B1 (ko) 1992-11-23 1992-11-23 반도체메모리장치 및 그 메모리쎌 어레이 배열방법
US08/051,408 US5313425A (en) 1992-11-23 1993-04-23 Semiconductor memory device having an improved error correction capability
JP5104442A JPH06203596A (ja) 1992-11-23 1993-04-30 半導体メモリ装置及びそのメモリセルアレイの配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920022114A KR960000681B1 (ko) 1992-11-23 1992-11-23 반도체메모리장치 및 그 메모리쎌 어레이 배열방법

Publications (2)

Publication Number Publication Date
KR940012388A true KR940012388A (ko) 1994-06-23
KR960000681B1 KR960000681B1 (ko) 1996-01-11

Family

ID=19343725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022114A KR960000681B1 (ko) 1992-11-23 1992-11-23 반도체메모리장치 및 그 메모리쎌 어레이 배열방법

Country Status (3)

Country Link
US (1) US5313425A (ko)
JP (1) JPH06203596A (ko)
KR (1) KR960000681B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455792B1 (ko) * 2000-07-27 2004-11-15 엔이씨 일렉트로닉스 가부시키가이샤 Ｅｃｃ 방식 에러 복구 회로를 갖는 반도체 메모리 장치

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950008789B1 (ko) * 1992-07-30 1995-08-08 삼성전자주식회사 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치
JP3553138B2 (ja) * 1994-07-14 2004-08-11 株式会社ルネサステクノロジ 半導体記憶装置
EP0745998B1 (en) * 1995-05-31 2004-01-02 United Memories, Inc. Circuit and method for accessing memory cells of a memory device
US5577004A (en) * 1995-12-01 1996-11-19 Emc Corporation Memory system and method
DE19635237A1 (de) * 1996-08-30 1998-03-05 Siemens Ag Speichersystem
US5784391A (en) * 1996-10-08 1998-07-21 International Business Machines Corporation Distributed memory system with ECC and method of operation
KR100266748B1 (ko) 1997-12-31 2000-10-02 윤종용 반도체 메모리 장치 및 그 장치의 에러 정정 방법
US6687860B1 (en) 1998-01-07 2004-02-03 Matsushita Electric Industrial Co., Ltd. Data transfer device and data transfer method
US7134069B1 (en) * 1999-06-16 2006-11-07 Madrone Solutions, Inc. Method and apparatus for error detection and correction
US20030120858A1 (en) 2000-09-15 2003-06-26 Matrix Semiconductor, Inc. Memory devices and methods for use therewith
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6591394B2 (en) 2000-12-22 2003-07-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method for storing data bits and ECC bits therein
JP3860436B2 (ja) * 2001-07-09 2006-12-20 富士通株式会社 半導体記憶装置
US6981091B2 (en) * 2001-10-25 2005-12-27 Xilinx,Inc. Using transfer bits during data transfer from non-volatile to volatile memories
US6901549B2 (en) * 2001-12-14 2005-05-31 Matrix Semiconductor, Inc. Method for altering a word stored in a write-once memory device
US7219271B2 (en) * 2001-12-14 2007-05-15 Sandisk 3D Llc Memory device and method for redundancy/self-repair
US6928590B2 (en) * 2001-12-14 2005-08-09 Matrix Semiconductor, Inc. Memory device and method for storing bits in non-adjacent storage locations in a memory array
JP3914839B2 (ja) * 2002-07-11 2007-05-16 エルピーダメモリ株式会社 半導体記憶装置
US6868022B2 (en) * 2003-03-28 2005-03-15 Matrix Semiconductor, Inc. Redundant memory structure using bad bit pointers
JP2005293785A (ja) 2004-04-05 2005-10-20 Elpida Memory Inc 半導体記憶装置及びそのセルフリフレッシュ制御方法
US7099221B2 (en) * 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US7277336B2 (en) * 2004-12-28 2007-10-02 Sandisk 3D Llc Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
US20060265636A1 (en) * 2005-05-19 2006-11-23 Klaus Hummler Optimized testing of on-chip error correction circuit
US7212454B2 (en) * 2005-06-22 2007-05-01 Sandisk 3D Llc Method and apparatus for programming a memory array
JP4547313B2 (ja) * 2005-08-01 2010-09-22 株式会社日立製作所 半導体記憶装置
KR100669352B1 (ko) * 2005-09-07 2007-01-16 삼성전자주식회사 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치
JP4768374B2 (ja) * 2005-09-16 2011-09-07 株式会社東芝 半導体記憶装置
KR20070076849A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 메모리 카드의 카피백 동작을 수행하는 장치 및 방법
US8006164B2 (en) 2006-09-29 2011-08-23 Intel Corporation Memory cell supply voltage control based on error detection
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) * 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
KR100850510B1 (ko) * 2007-01-17 2008-08-05 삼성전자주식회사 분리된 스트링 선택 라인 구조를 갖는 플래시 메모리 장치
US7840876B2 (en) * 2007-02-20 2010-11-23 Qimonda Ag Power savings for memory with error correction mode
KR20080080882A (ko) * 2007-03-02 2008-09-05 삼성전자주식회사 Ｅｃｃ용 레이어를 구비하는 다층 구조 반도체 메모리 장치및 이를 이용하는 에러 검출 및 정정 방법
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
KR101633048B1 (ko) 2010-02-25 2016-06-24 삼성전자주식회사 메모리 시스템 및 그것의 데이터 처리 방법
KR101212759B1 (ko) 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 데이터 오류 검사 기능을 이용한 데이터 전송 방법, 데이터 오류 검사 기능을 이용한 반도체 메모리 및 메모리 시스템
JP5622695B2 (ja) * 2011-09-22 2014-11-12 株式会社東芝 データ生成装置
KR102070626B1 (ko) * 2013-06-26 2020-01-30 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9703632B2 (en) * 2014-11-07 2017-07-11 Nxp B. V. Sleep mode operation for volatile memory circuits
KR20190030923A (ko) * 2017-09-15 2019-03-25 에스케이하이닉스 주식회사 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
KR20210078201A (ko) 2019-12-18 2021-06-28 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
DE102021109480A1 (de) * 2020-12-14 2022-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692923A (en) * 1984-09-28 1987-09-08 Ncr Corporation Fault tolerant memory
JPS61105800A (ja) * 1984-10-29 1986-05-23 Nec Corp 半導体メモリ
JPS61261898A (ja) * 1985-05-15 1986-11-19 Fujitsu Ltd 半導体記憶装置
JPH01166398A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 半導体記憶装置
JPH03100999A (ja) * 1989-09-12 1991-04-25 Hitachi Ltd 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455792B1 (ko) * 2000-07-27 2004-11-15 엔이씨 일렉트로닉스 가부시키가이샤 Ｅｃｃ 방식 에러 복구 회로를 갖는 반도체 메모리 장치

Also Published As

Publication number Publication date
US5313425A (en) 1994-05-17
KR960000681B1 (ko) 1996-01-11
JPH06203596A (ja) 1994-07-22

Similar Documents

Publication Publication Date Title
KR940012388A (ko) 수율이 향상되는 반도체메모리장치 및 그 쎌어레이 배열방법
US5134616A (en) Dynamic ram with on-chip ecc and optimized bit and word redundancy
US4055754A (en) Memory device and method of testing the same
JP2816512B2 (ja) 半導体記憶装置
EP0172734A2 (en) Semiconductor memory device
US20060265636A1 (en) Optimized testing of on-chip error correction circuit
US20070097760A1 (en) Compact column redundancy CAM architecture for concurrent read and write operations in multi-segment memory arrays
EP0077204B1 (en) Error-correcting memory with low storage overhead and fast correction mechanism
KR940002864A (ko) 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치
KR940022583A (ko) 병렬비트테스트모드내장 반도체 메모리
US11436079B2 (en) Semiconductor memory devices having enhanced error correction circuits therein
US4485471A (en) Method of memory reconfiguration for fault tolerant memory
EP0199744B1 (en) Fault tolerant memory array
US4586170A (en) Semiconductor memory redundant element identification circuit
US5285419A (en) Read/write memory with improved test mode data compare
EP0189699B1 (en) Interdigitated bit line rom
KR20200049564A (ko) 메모리 위치에 액세스하기 위한 장치 및 방법
KR900017171A (ko) 반도체집적회로
JPH03134900A (ja) 記憶装置
US5199034A (en) Apparatus and method for testing semiconductors for cell to bitline leakage
JP3223524B2 (ja) 半導体記憶装置
CN111913828B (zh) 具纠错电路的存储器
JP2767841B2 (ja) 半導体メモリ装置
KR910006998A (ko) 반도체 기억 장치
JPS6063651A (ja) 記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051206

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee