KR940010320A - 정확한 특성시험을 행하는 반도체 장치 - Google Patents

정확한 특성시험을 행하는 반도체 장치 Download PDF

Info

Publication number
KR940010320A
KR940010320A KR1019930022758A KR930022758A KR940010320A KR 940010320 A KR940010320 A KR 940010320A KR 1019930022758 A KR1019930022758 A KR 1019930022758A KR 930022758 A KR930022758 A KR 930022758A KR 940010320 A KR940010320 A KR 940010320A
Authority
KR
South Korea
Prior art keywords
signal
potential
ras
cas
response
Prior art date
Application number
KR1019930022758A
Other languages
English (en)
Other versions
KR0136898B1 (ko
Inventor
가쭈히로 수마
마사끼 쭈꾸데
유끼노부 아다찌
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시키가이샤 filed Critical 기다오까 다까시
Publication of KR940010320A publication Critical patent/KR940010320A/ko
Application granted granted Critical
Publication of KR0136898B1 publication Critical patent/KR0136898B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

외부 제어 신호(/RAS,/CAS,/WE,Ai)에 응답하여, 제1타이밍 검출회로(112)와 고전압 검출 회로(111)는 시그너쳐 모드의 설정을 검출하고 그너터쳐 로드 신호(SIGE)를 제2타이밍 검출회로(12)에 출력한다.
제2타이밍 검출 회로(12)는 출력 버퍼 활성화 신호(IVE)를 외부 제어 신호(/RAS,/CAS,/WE)에 응답하여 출력버퍼(2)에 출력한다.
출력버퍼 활성과 신호(IVE)에 응답하여 출력퍼(2)는 내부 전원(IVcc)를 검출하고 이를 외부핀(PD)에 출력한다.

Description

정확한 특성시험을 행하는 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체 장치의 모니터부의 구성을 나타내는 블록도,
제2도는 제1도에서 보여지는 고전압 검출 회로의 한예의 구성을 나타내는 개략도,
제3도는 제1도에서 보여지는 출력 버퍼의 한예의 구성을 나타내는 개략도,
제4도는 제1도에서 보여지는 상태 검출 회로의 시그너쳐 모드 설정 타이밍을 나타내는 타이밍 챠트,
제5도는 제1도에서 보여지는 상태 검출 회로의 시그너쳐 모드 설정 타이밍을 나타내는 타이밍 챠트,
제6도는 제1도에서 보여지는 상태 검출 회로의 제1내부 전압 모니터 타이밍을 나타내는 타이밍 챠트,
제7도는 제1도에서 보여지는 사기 검출 회로의 제2내부 전압 모니터 타이밍을 나타내는 타이밍 챠트,
제8도는 제1도에서 보여지는 고전압 검출 회로의 둘째예의 구성을 나타내는 개략도,
제9도는 제1도에서 보여지는 출력 버퍼의 둘째예의 구성을 나타내는 개략도.

Claims (20)

  1. 소정의 모드에서 소정의 내부 노드의 전위(IVcc,Vpp,VL)를 외부 단자(PD)에 출력하는 반도체 장치로서, 제1외부 제어 신호(/RAS,/CAS,/WE,AI,Al-Am)에 응답하여 상기 소정 모드를 지령하는 제1지령 신호(SIGE)를 출력하는 제1지령 신호 출력 수단(11,31,112,41-4m,15,9)과 제2외부 제어 신호(/RAS,/CAS,/WE,Al-Am)와 상기 제1지령 신호(SIGE)에 응답하여 소정의 내부 노드의 전위(IVcc,Vpp,VL)의 출력을 지령하는 제2지령 신호(IVE,IVE1-IVEn)를 출력하는 제2지령 신호 출력 수단(12,15,16)과, 상기 제2지령 신호(IVE,IVE1-IVEn)에 응답하여, 상기 외부단자(PD)에 상기 소정의 내부 노드의 전위 (IVcc,Vpp,VL)를 출력하기 위한 출력수단(2,21-2n)과를 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1외부 제어 신호(/RAS,/CAS,/WE,Ai)가 통상의 입력 고전위보다 높은 전위를 가지는 고전위 신호(Ai)를 포함하고, 상기 제1지령 신호 출력 수단(11)이 고전위 신호(Ai)에 응답하여 고전위 검출 신호(SHV)를 출력하기 위한 고전위 검출수단(111)을 포함하고, 상기 고전위 신호(Ai)를 제외하고 상기 제1외부 제어신호(/RAS,/CAS,/WE)와 상기 고전위 검출 신호(SHV)에 응답하여 상기 제1지령 신호(SIGE)를 출력하기 위한 타이밍 검출 수단(112)을 포함하는 반도체 장치.
  3. 제2항에 있어서, 상기 반도체 장치가 다이나믹 랜덤 액세스 메모리이며, 상기 제1외부 제어 신호(/RAS,/CAS,/WE,Ai)가 로우 어드레스 스트로브 신호(/RAS), 칼럼 어드레스 스트로브 신호(/CAS), 라이트 이네이블 신호(/WE)와 어드레스 신호(Ai)를 포함하고, 상기 고전위 신호(Ai)가 어드레스 신호(Ai)인 반도체 장치.
  4. 제3항에 있어서, 활성화 상태의 상기 라이트 이네이블 신호(/WE)와 상기 칼럼 어드레스 스트로브 신호(/CAS)가 입력되는 경우, 활성화 상태의 상기 로우 어드레스 스트로브 신호(/RAS)가 입력되고 그뒤 활성화 상태의 상기 고전압 검출 신호(SHV)가 입력되며, 상기 제1타이밍 검출 회로(112)가 상기 로우 어드레스 스트로브 신호(/RAS)의 활성화 상태에서 비활성화 상태로의 변화의 타이밍에 응답하여 제1지령 신호(SIGE)를 설정하는 반도체 장치.
  5. 제3항에 있어서, 상기 라이트 이네이블 신호(/WE)와 상기 칼럼 어드레스 스트로브 신호(/CAS)가 비활성화 상태이며, 상기 제1타이밍 검출 회로(112)가 상기 로우 어드레스 스트로브 신호(/RAS)의 활성화 상태에서 비활성화 상태로의 변화의 타이밍에 응답하여 상기 제1지령 신호(SIGE)를 재설정하는 반도체 장치.
  6. 제3항에 있어서, 상기 라이트 이네이블 신호(/WE)가 비활성화 상태이며, 활성화 상태의 상기 컬럼 어드레스 스트로브 신호(/CAS)가 입력되는 경우, 상기 제1타이밍 검출 회로(112)가 로우 어드레스 스트로브 신호(/RAS)의 활성화 상태에서 비활성화 상태로의 변화의 타이밍에 응답하여 상기 제1지령 신호(SIGE)를 재설정하는 반도체 장치.
  7. 제1항에 있어서, 상기 제2외부 제어 신호(/RAS,/CAS,/WE)가 상기 제1지형 신호를 재설정하는 신호와는 다른 반도체 장치.
  8. 제7항에 있어서, 상기 반도체 장치가 다이나믹 랜덤 액세스 메모리이고, 상기 제2외부 제어 신호(/RAS,/CAS,/WE)가 로우 어드레스 스트로브 신호(/RAS), 칼럼 어드레스 스트로브 신호(/CAS)와 라이트 이네이블 신호(/WE)와를 포함하는 반도체 장치.
  9. 제1항에 있어서, 상기 제1지령 신호 출력 수단(11)이 상기 제1외부 제어 신호(/RAS,/CAS,/WE)에 응답하여 카운팅 동작을 제어하기 위한 카운팅 동작 제어 신호(ΦA,ΦB)를 출력하는 카운팅 동작 제어 수단(311)과, 상기 카운팅 제어 신호(ΦA,ΦB)에 응답하여 상기 제1외부 제어 신호(/CAS)의 상태의 변화를 카운팅하고, 카운트된 값이 소정의 값인경우, 상기 제1지령 신호를 출력하는 카운팅 수단(312)과를 포함하는 반도체 장치.
  10. 제9항에 있어서, 상기 반도체 장치가 다이나믹 랜덤 엑세스 메모리이고, 상기 제1외부 제어 신호(/RAS,/CAS,/WE,Ai)가 로우 어드레스 스트로브 신호(/RAS), 칼럼 어드레스 스트로브 신호(/CAS)와, 라이트 이네이블 신호(/WE)를 포함하는 반도체 장치.
  11. 제10항에 있어서, 상기 카운팅 동작 제어 수단(311)이, 활성화 상태의 상기 라이트 이네이블 신호(/WE)와 상기 칼럼 어드레스 스트로브 신호(/CAS)가 입력된후, 상기 로우 어드레스 스트로브 신호(RAS)의 비활성화 상태에서 활성화 상태로의 변화의 타이밍에 응답하여 상기 카운팅 수단(312)에 카운팅 동작의 시작을 지령하는 카운팅 동작 시작 신호(ΦA)를 출력하고, 상기 카운팅 수단(312)이 상기 카운팅 동작 시작 신호(ΦA)에 응답하여 상기 칼럼 어드레스 스트롭 신호(/CAS)의 상태 변활르 카운터하는 반도체 장치.
  12. 제10항에 있어서, 상기 카운팅 동작 제어 수단(311)이, 상기 칼럼 어드레스 스트로브 신호(/CAS)가 활성화 상태이고, 상기 라이트 이네이블 신호(/WE)가 비활성화 상태인 경우, 로우 어드레스 스트로브 신호(/RAS)의 비활성화 상태에서 활성화 상태로의 변화의 타이밍에 응답하여 상기 카운팅 수단(312)에 제1지령 신호의 재설정을 지령하는 재설정 신호(ΦB)를 출력하고, 상기 카운팅 수단(312)이 상기 재설정 신호(ΦB6)에 응답하여 상기 제1지령 신호를 재설정하는 반도체 장치.
  13. 제1항에 있어서, 상기 제2지령 신호 출력 수단(12,15,16,41-4M)이, 상기 소정의 내부 노드를 선택하기 위한 제3외부 제어신호(A1∼Am)에 기초하여 상기 소정의 내부 노드를 선택하기 위한 선택수단(15,16,41-4m)을 포함하고, 상기 선택수단에 의하여 선택된 내부 노드의 전위의 출력을 지령하는 제3지령신호(Fa1-Fan)를 출력하고, 상기 출력 수단(21∼2n)이 상기 제2, 제3의 지령신호에 응답하여 상기 선택된 소정의 내부 노드의 전위(IVcc,Vpp,VL)를 상기 외부 단자(PD)에 출력하는 반도체 장치.
  14. 제1항에 있어서, 상기 제1외부 제어 신호(/RAS,/CAS,/WE,Al-Am)가 통상입력 고전위보다 높은 전위를 가지는 복수의 고전위 신호(Al-Am)을 포함하고, 상기 고전위 신호(Al-Am)가 상기 소정의 내부 노드를 선택하는 선택 신호(Al-Am)이고, 상기 제1지령 신호 출력 수단(112,15,41-4m)이, 상기 복수의 고전위 신호(Al-Am)에 응답하여 복수의 제1고전위 검출 신호(SHV1-SHVm)를 출력하는 복수의 고전위 검출수단(41-4m)과, 상기 복수의 제1고전위 검출 신호(SHV1-SHVm)에 응답하여 제2고전위 검출 신호(SHV)를 출력하는 제2고전위 검출수단(15)과, 상기 고전위 신호(Al-Am)를 제외하고 상기 제1외부 제어신호(/RAS,/CAS,/WE)와 상기 제2고전위 검출 신호(SHV)에 응답하여 상기 제1지령 신호 (SIGE)를 출력하는 제1타이밍 검출 수단(112)과를 포함하고, 상기 제2지령 신호 검출 수단(12,15,16)이, 상기 제1지령 신호(SIGE)와 상기 제2외부 제어신호(/RAS,/CAS,/WE)에 응답하여 내부 노드의 전위의 출력을 지령하는 전위 출력 지령 신호(IVE)를 출력하는 제2타이 밍 검출 수단(12)과, 상기 제1고전위 검출 신호(SHV1∼SRVm)에 응답하여 상기 소정의 내부 노드를 선택하는 내부 로드 선택 신호(Fa1-Fan)을 출력하기 위한 내부 노드 선택 수단(15)과, 상기 전위 출력 지령 신호(IVE)와 상기 내부 노드 선택 신호(Fa1-Fan)에 응답하여 상기 내부 노드 선택 수단(15)에 의하여 선택된 내부 노드의 전위(IVcc,Vpp,VL)의 출력을 지령하는 복수의 제2지령 신호(IVE1-IVE2)를 출력하는 선택 수단(16)과를 포함하고, 상기 출력 수단(21-2n)이, 상기 복수의 제2지령 신호(IVE1-IVE2)에 응답하여 지령된 내부 노드의 전위(IVcc,Vpp,VL)를 출력하는 복수의 전위 출력 수단(21-2n)을 포함하는 반도체 장치.
  15. 제14항에 있어서, 상기 반도체 장치가 다이나믹 랜덤 엑세스 메모리이고, 상기 제1외부 제어 신호(/RAS,/CAS,/WE,Ai)가 로우 어드레스 스트로브 신호(/RAS), 칼럼 어드레스 스트로브 신호(/CAS), 라이트 이네이판 신호(/WE)와 어드레스 신호(Al-Am)가 포함하고, 상기 고전위 신호(Al-Am)가 어드레스 신호(Al-Am)를 포함하고, 상기 제2외부 제어 신호(/RAS,/CAS,/WE)가 로우 어드레스 스트로브 신호(/RAS), 칼럼 어드레스 스트로브 신호(/CAS)와 라이트 이네이블 신호(/WE)와를 포함하는 반도체 장치.
  16. 제1항에 있어서, 제1외부 제어 신호(/RAS,/CAS,/WE,Ai)가 통상의 입력 고전위보다 높은 전위를 가지는 고전위 신호(Ai)를 포함하고, 상기 제1지령 신호 출력 수단(9)이, 상기 고전위 신호(Ai)를 제외하고 상기 제1외부 제어 신호(/RAS,/CAS,/WE)에 응답하여 고전위 검출 동작을 제어하는 검출 동작 제어 신호(B)를 출력하는 검출 동작 제어 수단(823)과, 상기 검출 동작 제어 신호(B)와 상기 고전위 신호(Ai)에 응답하여 고전위 검출 신호(SHV)를 출력하는 고전위 검출수단(81)과, 상기 고전위 신호(Ai)를 제외하고 상기 제1외부 제어신호(/RAS,/CAS,/WE)와 상기 고전위 검출 신호(SHV)에 응답하여 상기 제1지령 신호(SIGE)를 출력하는 타이밍 검출 회로(112)를 포함하고, 상기 고전위 검출 수단(81)이, 상기 고전위 신호(Ai)를 제1전압만큼 강압하는 것에 의하여 제2전위 신호로 변환하는 강압수단(Q601-Q60x)고, 상기 제2전위의 신호의 전위가 제3전위보다 높은 경우, 상기 고전위 검출 신호(SHV)를 출력하는 검출 수단(602,Q621,Q622,Q701,Q702,Q711-Q71m)과, 상기 제1전압 혹은 제3전위를 조정하는 조정수단(Q611-Q61m,611-61m,G621-G62m,G631-G63m,Q721-Q72m)을 포함하는 반도체 장치.
  17. 제1전위를 가지는 외부 입력 신호(Ai)를 제2전압만큼 강압하는것에 의하여 제3전위를 가지는 신호로 변환하는 강압수단(Q601-60x)과, 제3전위의 신호의 전위가 제4전위보다 높은 경우, 소정의 제1전위 검출 신호(SHV)를 출력하는 검출수단(602,Q621,Q511,Q701,Q702, Q711-Q71m)과, 상기 제2전압 혹은 제4전위를 조정하는 조정수단(Q611-Q61m, 611-61m, G621-G62m, G631-G63m, Q721-Q72m)을 포함하는 반도체 장치.
  18. 제17항에 있어서, 상기 강압수단(Q601-160x)이 제1전위의 외부 입력 신호(Ai)를 받고, 직렬로 접속된 복수의 다이오드 접속 n형 트랜지스지터(Q601-Q60x)를 포함하고, 상기 검출수단(602,Q621,Q622)이, 제어 신호(B)에 응답하여 부스트 전위의 제1부스트 신호(C)를 출력하는 제1부스트 전압 발생 수단(602)과, 상기 제1n형 트랜지스터 그룹(Q601-Q60x)에 접속되고 상기 제1부스트 신호(C)를 게이트에서 받는 제1n형 트랜지스터(Q621)와, 상기 제1n형 트랜지스터(Q621)와 접지 전위사이에 접속되어 게이트에서 전원 전압IVcc를 받는 제2n형 트랜지스터(Q622)와를 포함하고, 상기 제2전압을 조정하는 조정수단(611-61m, G621-G62m,G631-G63m)이 조정시호(An+1-An+m)에 응답하여 부스트 전위의 제2부스트 신호를 출력하는 상기 제2전압을 조정하는 제2부스트 전압 발생 수단(611-61m, G621-G62m, G631-G63m)과, 상기 제1n형 트랜지스터 그룹(Q621-Q60x)의 부분에 병렬로 접속되어 게이트에서 상기 제2부스트신호를 받는 제2n형 트랜지스터 그룹(Q611-Q61m)을 포함하는 반도체 장치.
  19. 제17항에 있어서, 상기 강압수단(Q601-Q160x)이 제1전위의 외부 입력 신호(Ai)를 입력하고, 직렬로 접속된 복수의 다이오드 접속 n형 트랜지스터(Q601-Q60x)를 포함하는 제1n형 트랜지스터 그룹(Q601-Q60x)을 포함하며, 상기 검출수단(602,Q621,Q622,Q701,Q702,Q711-Q71m)이, 제어 신호(B)에 응답하여 부스트 전위의 제1부스트 신호(C)를 출력하는 제1부스트 전압 발생 수단과, 상기 제1n형 트랜지스터 그룹(Q601-Q60x)에 접속되어 게이트에서 상기 제1부스트 신호(C)를 받는 제1n형 트랜지스터(Q621)와, 전원 전압(IVcc)에 접속되어 게이트에서 접지 전위를 받는 p형 트랜지스터(Q701)와, 상기 p형 트랜지스터(Q701)에 접속되고 직렬로 접속된 복수의 다이오드 접속 n형 트랜지스터(Q702,Q701-Q71m)을 포함하는 제2n형 트랜지스터 그룹(Q702,Q701-Q71m)과, 상기 제1m헝 트랜지스터(Q621)와 접지 전위 사이에 접속되어 게이트에서 p형 트랜지스터(Q701)와 제2n형 트랜지스터 그룹(Q702,Q711-Q71m)간이 접속 노드로부터의 출력을 받는 제2n헝 트랜지스터(Q622)를 포함하고, 제4전위를 조정하는 상기 조정수단(Q721-Q72m)이 상기 제2n형 트랜지스터 그룹(Q702,Q711-Q71m)의 부분과 병렬로 접속되어 게이트에서 상기 제4전위를 조정하는 조정신호(An+1-An+m)를 받는 제3n형 트랜지스터(Q721-Q72m)와를 포함하는 반도체 장치.
  20. 제1항에 있어서, 외부로부터 공급된 전압(Vcc)을 강압하는것에 의하여 얻어진 강압(IVcc)을 발생시키는 강압 발생 수단(60)을 포함하는 반도체 장치에 있어서, 상기 소정의내부 노드에 전위(IVcc)가 상기 강압(IVcc)인 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930022758A 1992-10-29 1993-10-29 정확한 특성시험을 행하는 반도체 장치 KR0136898B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP29113592 1992-10-29
JP92-291135 1992-10-29
JP5176414A JP2955156B2 (ja) 1992-10-29 1993-07-16 半導体装置
JP93-176414 1993-07-16

Publications (2)

Publication Number Publication Date
KR940010320A true KR940010320A (ko) 1994-05-26
KR0136898B1 KR0136898B1 (ko) 1998-05-15

Family

ID=26497341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022758A KR0136898B1 (ko) 1992-10-29 1993-10-29 정확한 특성시험을 행하는 반도체 장치

Country Status (4)

Country Link
US (1) US5400290A (ko)
JP (1) JP2955156B2 (ko)
KR (1) KR0136898B1 (ko)
DE (1) DE4336884C2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217917A (en) * 1990-03-20 1993-06-08 Hitachi, Ltd. Semiconductor memory device with improved substrate arrangement to permit forming a plurality of different types of random access memory, and a testing method therefor
KR960009960B1 (ko) * 1994-03-12 1996-07-25 금성일렉트론 주식회사 디램의 리프레쉬 콘트롤회로
JP3753190B2 (ja) * 1995-04-26 2006-03-08 三菱電機株式会社 半導体装置
JP3774500B2 (ja) * 1995-05-12 2006-05-17 株式会社ルネサステクノロジ 半導体記憶装置
DE19524874C1 (de) * 1995-07-07 1997-03-06 Siemens Ag Verfahren zum Versetzen einer integrierten Schaltung von einer ersten in eine zweite Betriebsart
JP3629308B2 (ja) * 1995-08-29 2005-03-16 株式会社ルネサステクノロジ 半導体装置およびその試験方法
JP3738070B2 (ja) * 1995-11-29 2006-01-25 株式会社ルネサステクノロジ 半導体装置
JPH09167483A (ja) * 1995-12-19 1997-06-24 Mitsubishi Electric Corp 動作モード設定回路
JPH1055699A (ja) * 1996-04-30 1998-02-24 Texas Instr Inc <Ti> 供給されるｄｃ信号のみを用いてｄｒａｍメモリ装置をテストする方法
JP2885187B2 (ja) * 1996-05-17 1999-04-19 日本電気株式会社 半導体記憶装置
US6297683B1 (en) * 1998-12-14 2001-10-02 Ati International Srl Voltage supply discriminator and method
US20040160917A1 (en) * 1999-06-22 2004-08-19 Eliznd Ihab H. Multibeam antenna for a wireless network
JP2001014897A (ja) 1999-06-28 2001-01-19 Mitsubishi Electric Corp 半導体装置
JP2001126499A (ja) 1999-10-29 2001-05-11 Mitsubishi Electric Corp 半導体記憶装置
JP2001126498A (ja) 1999-10-29 2001-05-11 Mitsubishi Electric Corp 半導体記憶装置
JP4537964B2 (ja) * 1999-12-10 2010-09-08 株式会社東芝 半導体集積回路
JP4707255B2 (ja) 2001-04-26 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2002358800A (ja) 2001-05-28 2002-12-13 Mitsubishi Electric Corp 半導体装置
JP4073708B2 (ja) * 2001-07-25 2008-04-09 株式会社ルネサステクノロジ 半導体集積回路
JP4949653B2 (ja) * 2005-07-21 2012-06-13 株式会社リコー 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2684365B2 (ja) * 1987-04-24 1997-12-03 株式会社日立製作所 半導体記憶装置
US5046052A (en) * 1988-06-01 1991-09-03 Sony Corporation Internal low voltage transformation circuit of static random access memory
JPH02162756A (ja) * 1988-12-16 1990-06-22 Hitachi Ltd 半導体集積回路装置
JPH0422000A (ja) * 1990-05-15 1992-01-24 Asahi Kasei Micro Syst Kk 半導体装置

Also Published As

Publication number Publication date
US5400290A (en) 1995-03-21
JPH06194424A (ja) 1994-07-15
DE4336884A1 (de) 1994-05-05
KR0136898B1 (ko) 1998-05-15
DE4336884C2 (de) 1997-01-09
JP2955156B2 (ja) 1999-10-04

Similar Documents

Publication Publication Date Title
KR940010320A (ko) 정확한 특성시험을 행하는 반도체 장치
US6335893B1 (en) Semiconductor integrated circuit device
US6512715B2 (en) Semiconductor memory device operating with low power consumption
US5867442A (en) Variable output voltage booster circuits and methods
US5452253A (en) Burn-in test circuit for semiconductor memory device
EP0590651B1 (en) Dynamic random access memory device having power supply system appropriately biasing switching transistors and storage capacitors in burn-in testing process
KR960035634A (ko) 셀프 리프레쉬 주기 조절장치
JPH07262771A (ja) 半導体記憶装置
KR940010513A (ko) 승압 신호를 클램프하는 회로및 방법
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
EP0581309B1 (en) Burn-in test enable circuit of a semiconductor memory device and burn-in test method
US8390265B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
KR970012728A (ko) 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
JP2981416B2 (ja) クロッキング回路
US4578776A (en) Dynamic semiconductor memory device
KR950002724B1 (ko) 데이타 리텐션(dr)모드 컨트롤 회로
JPH0756752B2 (ja) 半導体メモリー装置のセンスアンプ制御回路
JP3186034B2 (ja) 基準電圧発生回路
US6169698B1 (en) Voltage generating circuit for semiconductor memory sense amplifier
US6330173B1 (en) Semiconductor integrated circuit comprising step-up voltage generation circuit
US6538936B2 (en) Semiconductor integrated circuit having test circuit
KR940006149A (ko) 반도체 메모리 장치
JPH1040683A (ja) マルチバンクメモリ装置
US6614270B2 (en) Potential detecting circuit having wide operating margin and semiconductor device including the same
US4571503A (en) Supply voltage level independent clock generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 16

EXPY Expiration of term