KR960035634A - 셀프 리프레쉬 주기 조절장치 - Google Patents

셀프 리프레쉬 주기 조절장치 Download PDF

Info

Publication number
KR960035634A
KR960035634A KR1019950006320A KR19950006320A KR960035634A KR 960035634 A KR960035634 A KR 960035634A KR 1019950006320 A KR1019950006320 A KR 1019950006320A KR 19950006320 A KR19950006320 A KR 19950006320A KR 960035634 A KR960035634 A KR 960035634A
Authority
KR
South Korea
Prior art keywords
well
leakage current
diffusion region
type
temperature
Prior art date
Application number
KR1019950006320A
Other languages
English (en)
Other versions
KR0172234B1 (ko
Inventor
정동식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950006320A priority Critical patent/KR0172234B1/ko
Priority to US08/619,221 priority patent/US5680359A/en
Publication of KR960035634A publication Critical patent/KR960035634A/ko
Application granted granted Critical
Publication of KR0172234B1 publication Critical patent/KR0172234B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 장치의 셀프 리프레쉬 주기 좆러장치에 관한 것으로, 셀의 누설전류로 온도 변화를 감지하는 온도 검출기의 출력을 이용하여 온도에 따른 데이터 유지시간의 변화를 고려하여 셀프 리프레쉬 주기를 조절할 수 있도록 함으로써, 불필요한 전력소비를 억제한 저소비 전력의 칩을 구현할 수 있는 효과가 있다.

Description

셀프 리프레쉬 주기 조절장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 셀프 리프레쉬 주기 조절장치의 블럭도, 제5도는 제3도에 도시된 온도 검출기의 회로도, 제6도는 제3도의 도시된 셀프 리프레쉬 주기 발진기의 상세도.

Claims (4)

  1. 셀프 리프레쉬 동작을 위해 일정한 주기를 갖는 펄스신호를 출력하는 링 발진기와, 셀에 저장된 전하가 방전되어 셀 데이터가 파괴될 때 생기는 누설전류를 감지한 신호를 출력하기 위한 누설전류 감지수단과, 상기 누설전류 감지 수단으로부터의 출력과 온도에 따라 각각 저항성분이 다른 두 저항소자로부터 분주된 기준전압을 비교 ·증폭하여 칩의 온도 변화를 감지하는 온도 검출수단과, 상기 온도 검출수단으로부터 출력된 신호에 의해 상기 링 오실레이터의 출력을 적정 비율로 분주하여 리프레쉬 주기를 변화시키는 주파수 드라이버 수단을 구비하는 것을 특징으로 하는 셀프 리프레쉬 주기 발진기.
  2. 제1항에 있어서, 상기 온도 검출수단 및 주파수 드라이버 수단이 적어도 두 개 이상으로 구성되어 칩의 온도 변화에 따라 각기 다른 주기의 펄스신호를 출력하는 것을 특징으로 하는 셀프 리프레쉬 주기 발진기.
  3. 제1항에 있어서, 상기 누설전류 발진 수단은 셀에서의 누설전류에 비례하는 값을 얻도록 P형 기판에 N-웰(Well)로 구성되며, 상기 P형 기판 및 N-웰 상에 도우핑된 P+형 불순물 확산 영역에 기판전위(Vbb)가 인가되고 상기 N-웰 상에 도우핑된 N+형 불순물 확산 영역으로는 저항을 통하여 전원전위(Vcc)가 인가되는 것을 특징으로 하는 셀프 리프레쉬 주기 조절장치.
  4. 제1항에 있어서, 상기 누설전류 발진 수단은 P형 기판위에 N-웰을 도우핑하고, 상기 N-웰상에 다시 P-웰을 도우핑한 다음, 상기 P-웰 상에 N+형 불순물 확산 영역과 P+형 불순물 확산 영역을 도우핑하고 상기 N+형 불순물 확산 영역으로는 전원전압(Vcc)이 인가되고 P+형 불순물 확산 영역으로는 저항을 통하여 기판전위(Vbb)가 인가되는 것을 특징으로 하는 셀프 리프레쉬 주기 조절장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006320A 1995-03-24 1995-03-24 셀프 리프레쉬 주기 조절장치 KR0172234B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950006320A KR0172234B1 (ko) 1995-03-24 1995-03-24 셀프 리프레쉬 주기 조절장치
US08/619,221 US5680359A (en) 1995-03-24 1996-03-21 Self-refresh period adjustment circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006320A KR0172234B1 (ko) 1995-03-24 1995-03-24 셀프 리프레쉬 주기 조절장치

Publications (2)

Publication Number Publication Date
KR960035634A true KR960035634A (ko) 1996-10-24
KR0172234B1 KR0172234B1 (ko) 1999-03-30

Family

ID=19410483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006320A KR0172234B1 (ko) 1995-03-24 1995-03-24 셀프 리프레쉬 주기 조절장치

Country Status (2)

Country Link
US (1) US5680359A (ko)
KR (1) KR0172234B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490297B1 (ko) * 1997-12-29 2005-08-18 주식회사 하이닉스반도체 기준전압발생회로
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR100546102B1 (ko) * 1999-06-30 2006-01-24 주식회사 하이닉스반도체 셀 누설전류 감시 회로
KR100631935B1 (ko) * 2000-06-30 2006-10-04 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레시 회로

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
AU1075599A (en) * 1997-10-10 1999-05-03 Rambus Incorporated Dram core refresh with reduced spike current
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
KR100363105B1 (ko) * 1998-12-23 2003-02-19 주식회사 하이닉스반도체 셀 리키지 커런트 보상용 셀프 리프레쉬 장치
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
US6714473B1 (en) 2001-11-30 2004-03-30 Cypress Semiconductor Corp. Method and architecture for refreshing a 1T memory proportional to temperature
DE10214103A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Oszillator mit einstellbaren Temparturgradienten der Referenzspannung und virtuellem Ground
US7315178B1 (en) 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US6882172B1 (en) * 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
US6898138B2 (en) * 2002-08-29 2005-05-24 Micron Technology, Inc. Method of reducing variable retention characteristics in DRAM cells
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
DE10302292B3 (de) * 2003-01-22 2004-04-29 Infineon Technologies Ag Verfahren und Regelschaltung zum Auffrischen von dynamischen Speicherzellen
US6778457B1 (en) * 2003-02-19 2004-08-17 Freescale Semiconductor, Inc. Variable refresh control for a memory
US7034507B2 (en) * 2003-07-03 2006-04-25 Micron Technology, Inc. Temperature sensing device in an integrated circuit
KR100546347B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
US7649402B1 (en) * 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP4744807B2 (ja) * 2004-01-06 2011-08-10 パナソニック株式会社 半導体集積回路装置
US7158422B2 (en) * 2004-02-27 2007-01-02 Micron Technology, Inc. System and method for communicating information to a memory device using a reconfigured device pin
US7173455B2 (en) 2004-06-08 2007-02-06 Transmeta Corporation Repeater circuit having different operating and reset voltage ranges, and methods thereof
US7635992B1 (en) 2004-06-08 2009-12-22 Robert Paul Masleid Configurable tapered delay chain with multiple sizes of delay elements
US7142018B2 (en) 2004-06-08 2006-11-28 Transmeta Corporation Circuits and methods for detecting and assisting wire transitions
US7498846B1 (en) * 2004-06-08 2009-03-03 Transmeta Corporation Power efficient multiplexer
US7304503B2 (en) 2004-06-08 2007-12-04 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability
US7656212B1 (en) 2004-06-08 2010-02-02 Robert Paul Masleid Configurable delay chain with switching control for tail delay elements
US7405597B1 (en) 2005-06-30 2008-07-29 Transmeta Corporation Advanced repeater with duty cycle adjustment
US7336103B1 (en) * 2004-06-08 2008-02-26 Transmeta Corporation Stacked inverter delay chain
US7071747B1 (en) * 2004-06-15 2006-07-04 Transmeta Corporation Inverting zipper repeater circuit
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
US7592842B2 (en) * 2004-12-23 2009-09-22 Robert Paul Masleid Configurable delay chain with stacked inverter delay elements
KR100631167B1 (ko) * 2004-12-30 2006-10-02 주식회사 하이닉스반도체 셀프 리프레쉬 주기 발생장치 및 그 오실레이션 신호발생방법
KR100610024B1 (ko) * 2005-01-27 2006-08-08 삼성전자주식회사 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
KR100733471B1 (ko) * 2005-02-28 2007-06-28 주식회사 하이닉스반도체 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
US7663408B2 (en) * 2005-06-30 2010-02-16 Robert Paul Masleid Scannable dynamic circuit latch
US20070013425A1 (en) * 2005-06-30 2007-01-18 Burr James B Lower minimum retention voltage storage elements
KR100656430B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 온도 검출 장치
US7394681B1 (en) 2005-11-14 2008-07-01 Transmeta Corporation Column select multiplexer circuit for a domino random access memory array
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
US7642866B1 (en) 2005-12-30 2010-01-05 Robert Masleid Circuits, systems and methods relating to a dynamic dual domino ring oscillator
US7414485B1 (en) * 2005-12-30 2008-08-19 Transmeta Corporation Circuits, systems and methods relating to dynamic ring oscillators
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
US7512029B2 (en) * 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
KR100803352B1 (ko) * 2006-06-12 2008-02-14 주식회사 하이닉스반도체 반도체 메모리의 리프레쉬 제어장치 및 방법
US7495466B1 (en) * 2006-06-30 2009-02-24 Transmeta Corporation Triple latch flip flop system and method
US7710153B1 (en) * 2006-06-30 2010-05-04 Masleid Robert P Cross point switch
KR100834404B1 (ko) 2007-01-03 2008-06-04 주식회사 하이닉스반도체 리프레쉬신호 생성수단을 포함하는 반도체메모리소자와그의 구동방법
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
US7876135B2 (en) * 2008-02-29 2011-01-25 Spectra Linear, Inc. Power-on reset circuit
KR100937939B1 (ko) * 2008-04-24 2010-01-21 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성회로
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US20140244548A1 (en) * 2013-02-22 2014-08-28 Nvidia Corporation System, method, and computer program product for classification of silicon wafers using radial support vector machines to process ring oscillator parametric data
KR20160095468A (ko) * 2015-02-03 2016-08-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20230036255A (ko) 2021-09-07 2023-03-14 에스케이하이닉스 주식회사 누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
KR0179097B1 (ko) * 1995-04-07 1999-04-15 김주용 데이타 리드/라이트 방법 및 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490297B1 (ko) * 1997-12-29 2005-08-18 주식회사 하이닉스반도체 기준전압발생회로
KR100546102B1 (ko) * 1999-06-30 2006-01-24 주식회사 하이닉스반도체 셀 누설전류 감시 회로
KR100631935B1 (ko) * 2000-06-30 2006-10-04 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레시 회로
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로

Also Published As

Publication number Publication date
KR0172234B1 (ko) 1999-03-30
US5680359A (en) 1997-10-21

Similar Documents

Publication Publication Date Title
KR960035634A (ko) 셀프 리프레쉬 주기 조절장치
KR100232990B1 (ko) 온도 의존성회로 및 그것을 사용한 전류발생회로와 인버터와 발진회로
US6335893B1 (en) Semiconductor integrated circuit device
KR0158478B1 (ko) 반도체 메모리장치의 기판전압 조절회로
KR940009250B1 (ko) 복수개의 동작전압에 대응하는 리프레쉬 타이머
US6531911B1 (en) Low-power band-gap reference and temperature sensor circuit
KR0129197B1 (ko) 메모리셀어레이의 리플레쉬 제어회로
US4961167A (en) Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
KR100231602B1 (ko) 복합 모드형 기판전압 발생회로
JP2942202B2 (ja) 複数の内部電源電圧を用いる半導体メモリ装置
KR940010104A (ko) 기준전압 발생회로 및 내부강압 변환기
US5375093A (en) Temperature detecting circuit and dynamic random access memory device
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
US6690226B2 (en) Substrate electric potential sense circuit and substrate electric potential generator circuit
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
JPH08147973A (ja) 半導体装置
US20020075067A1 (en) Semiconductor integrated circuit
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
KR100307525B1 (ko) 기판전압감지제어회로
KR100518565B1 (ko) 반도체 온도 검출기, 이를 구비하여 셀프 리프레쉬 전류를감소시키는 반도체 메모리 장치, 및 그 셀프 리프레쉬 방법
KR970063246A (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
JPH048876B2 (ko)
JP3098808B2 (ja) 半導体装置
JP2001067873A (ja) 基準電位発生回路とそれを用いた半導体集積回路
KR960001293B1 (ko) 전압레벨 감지기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee