KR940005419B1 - 인쇄 회로 기판 및 그 제조방법 - Google Patents

인쇄 회로 기판 및 그 제조방법 Download PDF

Info

Publication number
KR940005419B1
KR940005419B1 KR1019870002632A KR870002632A KR940005419B1 KR 940005419 B1 KR940005419 B1 KR 940005419B1 KR 1019870002632 A KR1019870002632 A KR 1019870002632A KR 870002632 A KR870002632 A KR 870002632A KR 940005419 B1 KR940005419 B1 KR 940005419B1
Authority
KR
South Korea
Prior art keywords
racker
layer
substrate
land
circuit board
Prior art date
Application number
KR1019870002632A
Other languages
English (en)
Other versions
KR870009618A (ko
Inventor
우고위처 베르너
Original Assignee
엔.브이.필립스 글로아이람펜파브리켄
이반 밀러 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.브이.필립스 글로아이람펜파브리켄, 이반 밀러 레르너 filed Critical 엔.브이.필립스 글로아이람펜파브리켄
Publication of KR870009618A publication Critical patent/KR870009618A/ko
Application granted granted Critical
Publication of KR940005419B1 publication Critical patent/KR940005419B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Paper (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

내용 없음.

Description

인쇄 회로 기판 및 그 제조방법
제1도는 소망의 상호 접속된 인쇄 회로 기판의 평면도.
제2도는 제1도의 라인Ⅱ-Ⅱ을 따라 취한 단면도.
제3도는 기판에만 점착되는 내-땜납 랙커층이 인가된 후의 제2도와 동일한 도면(제3도 내지 제5도는 인쇄 회로 기판 제조방법의 제1공정임).
제4도는 상기 인가된 랙커층이 상호 접속부 및 지면으로부터 화학적으로 제거된 후의 제2도와 동일한 도면.
제5도는 지면은 피복되지 않은 상태로 두고, 상호 접속부는 완전히 피복시키고, 처음에 인가된 랙커층은 부분적으로 피복시키기 위해 무작위로 점착된 다른 내-땜납 랙커층이 인가된 후의 제2도와 동일한 도면.
제6도는 제5도에 도시된 인쇄 회로 기판의 평면도.
제7도는 지면은 피복되지 않은 상태로 두고, 무작위로 점착된 내-땜납 랙커층을 갖는 제2도와 동일한 도면(제1도 내지 제10도는 인쇄 회로 기판 제조방법의 제2공정임).
제8도는 기판 및 처음에 인가된 랙커층에만 점착되며, 지면을 피복시키는 다른 랙커층이 제공된 제2도와 동일부분을 이용한 제7도의 인쇄 회로 기판.
제9도는 화학적 수단에 의해 지면으로부터 다른 랙커층이 제거된 제2도와 동일부분을 이용한 제8도의 인쇄 회로 기판.
제10도는 제9도에 도시된 인쇄 회로 기판의 평면도.
* 도면의 주요에 대한 부호의 설명
1 : 인쇄 회로 기판 2 : 상호 접속부
3 : 랜드 4, 5 : 랙커층
본 발명은 소망의 상호 접속부 및 땜납-랜드(land)가 절연재판(기판)상에 전기 도전 영역의 형태로 제공되는 인쇄 회로판에 관한 것으로, 기판 및 상호 접속부는 내-땜납 랙커 마스크로 마스크되며, 랙커 마스크는 2개의 랙커층(제1랙커층)으로 이루어지며, 두 개의 랙커층중의 한 층은 다른 랙커층의 부분을 피복한다. 미합중국 특허 제4,088,828호에 제안된 인쇄 회로 기판에서, 랙커 마스크는 랙커 마스트의 연부영역내에서 상기 랜드의 부분을 마스크하도록 구성된다. 이와같은 경우에, 랙커 마스크는 기판을 마스크하는 랙커층과, 상호 접속부 및 상술된 랜드의 연부 및 랜드가 매우 가까이 함게 위치하는 인쇄 회로판의 영역에 인가되는 다른 랙커층(제2랙커층)으로 이루어진다. 제1랙커층의 위에 위치하며, 두 개의 인접 랜드 사이에 벽을 형성하는 상기 제2랙커층은 땜납 공정동안 인접 랜드 사이에 임의의 땜납 브리지가 형성되는 것을 방지한다. 랜드의 부분을 마스크 하는 그와같은 랙커 마스크가 사용됨에 따라, 땜납 고정이 발생되는 랜드의 영역이 사실상 마스크되지 않아 신뢰성 있는 땜납 접합을 발생시키도록 랙커 마스크가 지극히 높은 정확도로 인가되는 것이 중요하다. 그러나, 랙커 마스크를 인가시키는데 그와 같은 높은 정도의 정확도 요구는 상당한 문제점을 유발시키며, 랙커층을 인가시키는데 있어서 복잡하고 값비싼 방법을 필요로 한다. 한편, 단일 랙커층으로 이루어진 랙커 마스크는, DE-특허 제2,937,886호에 기술된 바와같이, 상호 접속부가 마스크 되는 동안 랜드의 연부로 연장되는 방법으로 인가될 수 있다. 여기에서, 랙커 마스크의 인가는 높은 정확도를 요구하며, 따라서, 다시 복잡해지며 값비싸게 된다. 이러한 문제점을 방지하기 위해, 일반적으로 공지된 바와같이, 단일-층 랙커 마스크는 종종 랜드를 마스크되지 않도록 남겨두기 위해 비교적 큰 공간을 두고 랜드를 둘러싸도록 인가된다. 그러나, 이는 랜드의 연부와 랙커 마스크의 연부 사이에 위치한 기판의 영역이 마스크되지 않는다는 단점이 있다.
본 발명의 목적은 서두에서 언급한 형태의 인쇄 회로 기판을 제공하는 것으로, 랜드의 전체 영역이 마스크 되지 않고 남게 되는 것이 포함되는 동안, 기판 및 상호 접속부가 아무런 홈이 없이 마스크 되도록 구성된다. 이와같은 목적을 위해, 본 발명에 따라, 전기적으로 도전 영역의 연부로 연장되며, 기판을 직접 마스킹하는 하나의 랙커층은 랜드의 영역에 제공되며, 다른 랙커층은 상기 랜드를 마스킹되지 않은 상태로 남겨두며, 상호 접속부를 마스크하며, 중첩된 두 개의 층인 전기적으로 도전 영역의 연부로 확장되는 랙커층에 의해 점유된 영역으로 연장된다. 상기 랜드를 마스킹되지 않은 상태로 남겨두는 다른 랙커층은 상호 접속부가 두 개의 랙커층의 중첩부를 마스크시키는 것을 보장하며, 따라서 기판의 모든 부분이 흠없이 마스크 되도록 보장한다. 이와같은 경우에, 랜드는 랜드의 연부 및 상호 접속부를 마스킹하는 랙커층의 연부 사이에 비교적 큰 공간을 허용하므로써 마스크되지 않은 상태로 유지된다. 또한, 두 개의 랙커층의 인가는 더 이상 어떠한 공차 문제를 포함하지 않으며, 충족되어야 할 정확도는 그렇게 중요하지 않게 된다.
전기적으로 도전 영역의 연부에 연장된 랙커층이 기판을 마스크하고 랙커의 다른 층에 의해 피복되는 경우에, 랜드는 피복되지 않은 상태로 남아 있는 것이 유리하다는 것이 입증되었다. 이와같은 방법에 있어서, 랙커층의 인가는 간단하고 심각하지 않게 이루어지며, 광범위한 두 개의 랙커층의 중첩의 결과로, 랙커 마스크는 랜드가 마스크되지 않도록 유지되는 것을 보장되는 동안 전체의 인쇄 회로 기판을 흠없이 마스크 하게 된다.
또한, 랜드가 마스크되지 않은 상태로 남는 동안, 랙커의 다른층이 상호 접속부 및 기판을 광범위하게 마스크 하는 경우, 상호 접속부 및 기판은 적어도 부분적으로 전기적으로 도전영역의 연부로 연장된 랙커층에 의해 피복되는 것이 유리하다는 것이 입증되었다. 이는, 또한 랙커층의 간단하고, 덜 심각한 인가를 초래하는데, 왜냐하면, 랜드를 피복시키지 않은채로 남겨두는 랙커층이 비교적 큰 공간을 가지고 랜드 주위에 인가되며, 마스크 되지 않은 기판의 부분이 랜드의 영역으로 연장된 랙커층에 의해 마스크되는 반면, 랜드를 피복시키지 않은 채로 남겨두는 랙커층이 적어도 부분적으로 피복되기 때문이다. 여기에서, 다시, 인쇄회로 기판은 랙커 마스크에 의해 완전하게 마스크되며, 랜드는 마스크되지 않고 남게되는 것이 보장된다.
본 발명은 또한 발명을 구체화시키는 인쇄 회로 기판을 제조하기 위한 공정에 관한 것이다. 이들 공정에서, 전기 도전 영역 형태인 소망의 상호 접속부 및 랜드가 기판상에 제조되며, 이때, 기판 및 상호 접속부는 일반적으로 공지된 내-땜납 랙커 마스크로 마스크 된다. 본 발명의 목적은 특히 본 발명을 구체화시키는 인쇄 회로 기판을 제조하는 간단한 공정을 제공하는 것이다.
이와같은 목적을 위해, 본 발명에 따른 제1공정은 상호 접속 및 랜드가 제조된 후에, 기판에만 점착된 제1내-땜납 랙커층이 기판 및 전기 도전 영역에 인가되며, 상기 랙커층이 경화되머, 랙커층이 그후 화학적 수단에 의해 전기 도전 영역으로부터 제거되며, 다음, 전기 도전 영역 및 처음에 인가된 랙커층을 부분적으로 피복시키고, 랜드는 피복되지 않은 상태로 남겨두며, 랜드를 공간을 갖도록 둘러싸게 하도록 무작위하게 점착된 제2내-땜납 랙커층이 안가되어 그후 경화되고 결과적으로 인쇄 회로 기판이 보통의 방법으로 완성되는 방법을 제공한다. 이와같은 방법에 있어서, 랙커층 모두의 인가는 완전하게 덜 심각한데, 이는 먼저 인가된 랙커층이 최소한 랜드이 영역을 전체적으로 피복시켜, 충족되어야할 정확도에 어떠한 문제도 야기시키지 않으며, 제2의 랙커층이 인가될때, 랜드가 비교적 큰 안전 공간을 유지시키므로써 피복되지 않은 상태로 남게 하며, 상기의 경우에는 어떠한 특정 정확도 요구도 필요로 하지 않기 때문이다. 두 개의 다른 형태의 랙커층, 즉 하나는 기판에만 접착되며, 다른 것은 무작위하게 점착되는 랙커층을 사용하므로써, 먼저 언급된 형태의 랙커에 의해 형성되며, 전기 도전 영역 및 랜드를 피복하는 랙커층은 전기 도전 영역으로부터 그리고 특히 랜드로 부터 화학수단에 의해 다시 쉽게 제거되므로써, 남아 있는 랙커층이 전기 도전 영역 그리고 특히 랜드로 정확하게 연장되는 것을 보장한다.
그와 같은 랙커층의 화학적 제거는 종종 인쇄회로판의 제조에 이용되며, 스트리핑(stripping)으로 언급된다. 두 개의 랙커층의 부분적 중첩은 랙커 마스크가 완전히 인쇄 회로 기판을 랜드에 까지 마스크 한다는 것을 의미한다.
상기와 같은 공정에서, 전기 도전 영역으로부터 랙커층을 화학 제거한 후에, 남아 있는 랙커층이 다시 경화되는 것이 유리하다는 것이 입증되었다. 이는 기판상에 남아 있는 랙커층이 완전하게 경화되는 것을 보장하는데, 이는 전기 도전 영역으로부터 랙커층의 화학적 제거가 남아 있는 랙커층을 연화시키는 결과를 초래하기 때문이다.
본 발명의 제2공정에 따라, 상호 접속부 및 랜드가 제거된 후, 무작위하게 점착된 제1내-땜납 랙커층이 기판 및 상호 접속부에 인가되고, 이때 랜드는 피복되지 않은 상태로 남게 되며, 공간으로 둘러싸이게 되며, 상기 랙커층이 경화되고, 다음, 기판 및 먼저 인가된 랙커층에만 점착되며, 랜드를 피복시키는 제2내-땜납 랙커층이 인가되며, 기판의 부분은 계속 마스크되지 않은 상태로 유지되며, 먼저 인가된 랙커층이 부분적으로 인가된 후 경화되며, 그후, 제2랙커층이 랜드로부터 화학수단에 의해 제거되며, 이때 인쇄 회로 기판이 보통 방법으로 완성된다. 이와같은 방법에 있어서, 랙커층 모두의 인가는 완전히 덜 심각하게 되는데, 이는 상기 경우에 어떠한 특정 정확도 요구가 존재하지 않기 때문이다. 또한, 두 개의 랙커층의 부분중첩은 오류없이 마스크되며, 제2의 랙커층이 랜드의 연부에 정확히 연장되는 것을 보장한다. 이와같은 공정을 위해, 두 개의 다른 형태의 랙커가 두 개의 랙커층에 사용되는데, 이중 먼저 인가된 랙커층은 무작위하게 점착되며, 다른 랙커층은 기판 및 먼저 인가된 랙커층에 인가되어, 랜드를 피복시키는 제2랙커층이 화학적으로 쉽게 제거될 수 있도록 하는 것이 필수적이다.
본 발명의 두 개의 실시예는 도면을 참조로 더욱 상세히 설명되나, 본 발명은 이들 실시예에 국한되는 것은 아니다.
제1도 및 제2도에 대해, 기준번호 1은 전기 도전 영역으로 이루어진 여러 가지 상호 접속부(2) 및 랜드(3)가 제공되는 기판을 나타낸다. 제3도 내지 제6도와 관련하여, 기판(1)과 상호 접속부(2)가 두 개의 랙커층으로 이루어진 내-땜납 랙커로 마스크되며, 랜드는 마스크 되지 않은 상태로 유지시키는 공정이 언급되는데, 랙커의 한층은 랜드(3)의 연부로 직접 연장되나, 랜드 자체는 완전하게 마스크되지 않은 상태로 유지된다. 이와같은 목적을 위해, 공정의 제1단계에서, 제1도 및 제2도에 도시된 전체 인쇄 회로판, 기판, 상호 접속부 및 랜드가 내-땜납 랙커층으로 피복되는데, 이는 공지된 스크린-인쇄 공정 과정에서 수행된다. 그러나, 실제적으로, 사진 석판 인쇄 공정이 내신 사용될 수 있다. 또한, 상기 랙커층(4)에 대해, 기판에만 점착되는 랙커의 형태가 사용되며, 따라서, 전기 도전 영역, 즉, 상호 접속부 및 랜드(3)에는 점착되지 않는다.
그러한 랙커는 그 구성 성분으로 인해, 금속이 아닌 열가소성 합성 수지에 장착된다. 그러한 합성수지는 전기 절연판과 전기 도전 박막으로부터 인쇄 회로판을 적층시키는데 사용되는 점착재이다. 전기적 도전 피복이 되지 않은 절연기판의 상기 부분상의 점착의 나머지는 랙커층(4)의 강한 점착성을 절연기판에 제공한다. 상기 특성을 갖는 내-땜납 랙커는 15.89/5TA로부터 상업적으로 유용하다. 이는 소위 아크릴레이트-기저인 UV-경화 단일-성분 랙커이며, 자외선 광에 의한 방사에 따라 경화되는데, 이 과정은 실제적으로 랙커층(4)이 인가된 후에 행해진다. 공정의 다음 단계에서, 랙커층(4)은 제4도에 도시된 바와같이, 전기도전 영역 즉, 상호 접속부(2) 및 랜드(3)로부터 화학수단에 의해 제거된다. 인쇄 회로판 기술에서 스트리핑이라 언급되는 그와같은 랙커층의 화학적 제거는 특정 주기동안 질화 수산화물 또는 염화수산화물을 포함하는 욕조에 인쇄 회로 기판을 침전시키므로써 수행된다.
상기 공정에 있어서, 랙커층(4)은 전기 도전 영역상에서 랙커층이 강하게 점착되는 위치에서 보다는 점착되지 않는 위치에서 훨씬 빠르게 제거되어, 전기 도전 영역을 랙커층으로부터 떨어져 위치시키는 것이 가능하다. 현재, 기판(1)상에 존재하는 랙커층(4)은 화학처리동안 연화되어야할 랙커층의 영역을 재강화시키기 위해 바람직하게 다시 경화된다.
이와같은 방법에 있어서, 기판(1)을 피복시키는 랙커층(4)은 전기 도전 영역 그리고 특히, 랜드(3)의 연부로 연장된다. 명백하게, 랙커층(4)의 인가는 완전히 덜 심각한데, 이는 랙커층이 전체 인쇄 회로 기판에 간단히 광범위하게 인가되기 때문이다. 그러나, 실제로 각 랜드(3)의 영역내에만 랙커층(4)을 인가시키는 것이 가능한데, 따라서, 랙커 재료를 감소시킬 수 있다. 이와같은 경우에, 랙커층(4)의 인가는 전혀 어렵지 않은데, 이는 랙커처리된 영역이 큰 공간을 가지고 랜드(3)를 둘러싸며, 상호 합체되어 결합되기 때문이다.
공정의 다음 단계에서, 제2랙커층이 인가되는데, 이는 남아 있는 전기 도전 영역, 즉, 상호 접속부(2) 및 먼저 인가된 랙커층(4)의 필수부분을 부분적으로 피복시키며, 랜드(3)를 피복시키지 않은 상태로 유지시키며, 랙커층(5)에 의해 일정한 간격으로 둘러싸이게 된다. 그러므로, 랙커층(5)은 상호 접속부(2)를 랜드(3)주위의 영역까지 마스크한다. 또한, 이와같은 내-땜납 랙커층(5)에 대해, 상기 기술에서 내-땜납층에 대해 공통으로 사용된 바와같은 상호 접속부(2) 및 먼저 인가된 랙커층(4)에 인가되는 랙커의 형태가 사용된다. 그와같은 특성을 갖는 내-땜납 랙커는 SM 15LV로부터 상업적으로 유용하다. 이것 또한 아크릴레이트-기저인 UV 경화단일 성분 랙커이며, 자외선광에 의한 방사에 따라 경화되는데, 이는 실제적으로 랙커층(5)이 인가된 후에 수행된다.
명백하게, 스크린-인쇄 과정에서 행해지는 랙커층(5)의 인가는 인가될 공차에 대해 전혀 중대하지 않은데, 이는 랙커층(5)이 비교적 큰 공간을 가지고 랜드(3)를 둘러싸며, 따라서 상기 랙커층(5)을 인가시키는데 어떠한 특별 정확도 요구가 존재하지 않기 때문이다. 이와같은 방법으로 랙커층(5)이 비교적 큰 영역을 가지고 랜드(3)를 둘러싸도록 하는 것이 가능한데, 이는, 상기 영역내에서는 기판(1)이 이미 내-땜납 랙커층(4)에 의해 마스크되어 보호되기 때문이다. 이와 같은 방법에 있어서, 랜드(3)만이 랙커 재료에 의해 완전하게 마스크되지 않은 상태로 유지된다. 한편, 두 개의 랙커층(4) ,(5)의 중첩의 결과로, 인쇄 회로 기판의 남은 부분은 랙커 마스크에 의해 완전히 그리고 흠없이 마스크된다. 제조공정은 매우 간단한데, 이는 랙커층이 인가될 때 어떠한 특별한 정확도 요구가 충족될 필요가 없기 때문이다. 두 개의 랙커층(4),(5)의 넓은 인가의 결과로, 상기 두 개의 층은 쉽게 인가되며, 두 개의 랙커층 사이에서 이루어지는 넓은 중첩의 결과로, 특히 흠이 없는 인쇄 회로 기판의 마스킹이 랜드의 우측까지 랙커 마스크에 의해 수행된다.
내-땜납 랙커층(5)이 인가되어 경화된 후, 인쇄 회로 기판은 보통 방법으로 완성된다. 상기 완성 공정의 과정에서, 인쇄 회로 기판은 인쇄에 제공되며, 랜드는 산화층으로부터 제거되며, 랙커의 보호 피복이 인가되며, 구멍을 관통하는 드릴링이나 펀칭같은 기계적인 동작이 수행될 수 있다.
인쇄 회로 기판을 제조하기 위한 제2공정이 랜드의 영역내에서 그들의 연부로 연장된 내-땜납 랙커 마스크에 제공되며, 제1도 및 제2도에 도시된 인쇄 회로 기판상에 이루어지는데, 여기에서, 상호 접속부(2) 및 랜드(3)가 기판(1)상에 전기 도전 영역의 형태로 제공된다. 그와 같은 인쇄 회로 기판상에, 무작위하게 점착되는 내-땜납 랙커층(6)이 기판(1) 및 상호 접속부(2)에 인가되며, 이때 랜드는 마스크되지 않은 상태로 유지되며, 따라서, 제7도에 도시된 바와같이 일정한 공간을 가지고 랜드(3)를 둘러싸게 된다. 랜드(3)의 연부와 랜드(3) 주위를 둘러싸는 랙커층(6)의 연부 사이의 공간은 매우 크게 되도록 선택되며, 따라서, 이와같은 렉커층(6)의 인가는 전혀 중요하지 않게 되며 어떠한 특별 정확도 요구에 연관되지 않는다. 그러므로, 공지된 기술을 사용하여 내-땜납 랙커층을 인가시키는 것이 문제이다.
상기 랙커층(6)이 경과된 후, 기판(1) 및 먼저 인가된 랙커층(6)에만 점착되며 제8도에 도시된 바와같이 먼저 이나된 랙커층(6)을 적어도 부분적으로 피복시키는 제2의 내-땜납 랙커층(7)이 인가된다.
랙커층(7)에 대한 랙커의 선택은 이전에 기술된 공정에서의 랙커층(4)의 선택과 같은 관점으로 행해진다. 절연기판(1)을 갖는 랙커층(7)과 먼저 인가된 랙커층(6)의 독단적 점착은 열가소성 합성수지에 점착되며, 상기 기술에 있어서, 일반적으로 랙커층(6)에 대해 인가되지만 금속에 점착되지 않는 랙커를 포함하는 랙커의 형태를 사용하므로써 얻어진다. 본 발명의 양호한 실시예에서, 상기 랙커층(7)은 랙커재료를 절약하기 위해 랜드(3)의 영역내에만 인가된다. 그러나, 양호하게, 제7도에 도시된 바와같은 전체 인쇄 회로 기판은 랙커층(7)에 넓게 마스크된다. 랙커층(7)이 경과된 후, 랙커층 (7)은 랜드(3)를 화학적으로 처리하므로써 제거되며, 이는 랙커층(7)에 대해, 기판(1) 및 먼저 인가된 랙커층(6)에만 점착되고 랙커층(6)에 의해 마스크 되지 않는 전기 도전 영역의 부분에는 점착되지 않는 랙커 형태가 사용된다. 이와같은 방법으로 얻어진 인쇄 회로 기판은 제9도 및 제10도에 도시된다.
경화는 바람직하게 화학 처리후에 다시 수행되어, 남아 있는 랙커층(7)이 완전하게 경화되는 것을 보장한다. 이후 종래의 방법으로 인쇄 회로 기판이 완성된다.
이와같은 방법으로, 랙커 마스크의 하나의 랙커층, 여기에서는 랙커층(7)이 랜드(3)의 연부로 연장되며, 두 개의 랙커층(6),(7)의 최소한 부분적 중첩에 기인하여, 인쇄 회로 기판의 남아 있는 부분이 오류없이 마스크 된다. 명백하게, 두 개의 랙커층(6), (7)의 인가는 별로 중요하지 않는데, 이는 충족되어야할 어떠한 특별 정확도 요구가 존재하지 않아 인쇄 회로 기판을 제조하기 위한 공정 또한 매우 간단하게 되기 때문이다.

Claims (7)

  1. 소정의 상호 접속부 및 땜납 랜드가 절연재료판(기판)상에 전기 도전 영역의 형태로 제공되며, 기판 및 상호 접속부가 두 개의 층으로 이루어진 내-땜납 랙커 마스크로 마스크되며, 상기 두 개의 층중의 하나의 랙커층이 다른 랙커층의 적어도 일부를 피복하는 인쇄 회로 기판에 있어서, 전기 도전 영역의 연부로 연장되며 기판을 직접 마스크하는 하나의 랙커층이 최소한 랜드의 영역내에 제공되며, 랜드를 마스크되지 않은 상태로 유지시키는 다른 랙커층이 상호 접속부를 마스크하며, 전기 도전 영역의 연부로 연장되는 랙커층에 의해 점유된 영역 즉, 중첩된 두 개의 층으로 연장되는 것을 특징으로 하는 인쇄 회로 기판.
  2. 제1항에 있어서, 전기 도전 영역의 연부로 광범위하게 연장되는 랙커층이 기판을 마스크하며, 다른 랙커층에 의해 랜드는 피복되지 않은 상태로 유지시키면서 광범위하게 피복되는 것을 특징으로 하는 인쇄 회로 기판.
  3. 제1항에 있어서, 랜드를 피복되지 않은 상태로 유지시키는 다른 랙커층이 상호 접속부와 기판을 광범위하게 마스크하며, 전기 도전 영역의 연부로 연장되는 랙커층에 의해 부분적으로 피복되는 것을 특징으로 하는 인쇄 회로 기판.
  4. 전기 도전 영역의 형태인 소정의 상호 접속부 및 랜드가 기판상에 제조되며, 이때 기판 및 상호 접속부가 내-땜납 랙커 마스크로 마스크되는 제1항 또는 제2항에 청구된 인쇄 회로 기판을 제조하는 공정에 있어서, 상호 접속부 및 랜드가 제조된 후, 기판에만 점착되는 내-땜납 랙커층이 랜드의 영역내 기판 및 전기 도전 영역에 인가되며, 그후, 랙커층이 경화되며, 그후, 랙커층이 화학적 수단에 의해 전기 도전 영역으로부터 제거되고, 그후 전기 도전 영역 및 먼저 인가된 랙커층을 부분적으로 피복시키고, 랜드를 피복되지 않은 상태로 유지시키고, 랜드를 일정한 공간으로 둘러싸도록 하기 위해 무작위로 점착되는 제2의 내-땜납 랙커층이 인가되고, 그후, 경화되고, 이에 의해 인쇄 회로 기판이 보통 방법으로 완성되는 것을 특징으로 하는 인쇄 회로 기판 제조 방법.
  5. 제4항에 있어서, 랙커층이 전기 도전 영역으로부터 화학제거된 후, 남은 랙커층이 다시 경화되는 것을 특징으로 하는 인쇄 회로 기판 제조 방법.
  6. 전기 도전 영역의 형태인 소정의 상호 접속부 및 랜드가 기판상에 제조되고, 이때 기판 및 상호 접속부가 내-땜납 랙커 마스크에 의해 마스크되는 제1항 또는 제3항에 청구된 인쇄 회로 기판을 제조하는 공정에 있어서, 상호 접속부 및 랜드가 제조된 후에, 무작위 하게 점착되는 내-땜납 랙커층이 랜드를 마스크 되지 않은 상태로 유지시킨채 기판 및 상호 접속부에 인가되며, 랜드를 공간으로 둘러싸며, 그후 상기 랙커층이 경화되고, 다음, 기판 및 먼저 인가된 랙커층에만 점착되며, 랜드, 마스크되지 않은 기판의 부분 및 적어도 먼저 인가된 랙커층을 피복시키는 제2의 내-땜납 랙커층이 인가되며, 여기에서, 상기 제2내-땜납 랙커층이 랜드로부터 화학적수단에 의해 제거되며, 이에 의해 인쇄 회로 기판이 보통 방법으로 완성되는 것을 특징으로 하는 인쇄 회로 기판 제조 방법.
  7. 제6항에 있어서, 제2렉커층이 랜드로부터 화학 제거된 후, 남아 있는 랙커층이 다시 경화되는 것을 특징으로 하는 인쇄 회로 기판 제조 방법.
KR1019870002632A 1986-03-25 1987-03-23 인쇄 회로 기판 및 그 제조방법 KR940005419B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ATA791/86 1986-03-25
AT0079186A AT389793B (de) 1986-03-25 1986-03-25 Leiterplatte fuer gedruckte schaltungen und verfahren zur herstellung solcher leiterplatten

Publications (2)

Publication Number Publication Date
KR870009618A KR870009618A (ko) 1987-10-27
KR940005419B1 true KR940005419B1 (ko) 1994-06-18

Family

ID=3499837

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019860006620A KR870009616A (ko) 1986-03-25 1986-08-12 인쇄 회로 기판 및 그 제조 방법
KR1019870002632A KR940005419B1 (ko) 1986-03-25 1987-03-23 인쇄 회로 기판 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019860006620A KR870009616A (ko) 1986-03-25 1986-08-12 인쇄 회로 기판 및 그 제조 방법

Country Status (8)

Country Link
US (1) US4766268A (ko)
EP (1) EP0239158B1 (ko)
JP (2) JPS62230082A (ko)
KR (2) KR870009616A (ko)
AT (2) AT389793B (ko)
CA (1) CA1253259A (ko)
DE (1) DE3773241D1 (ko)
SG (1) SG68893G (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302595A (ja) * 1987-06-02 1988-12-09 Murata Mfg Co Ltd チップ部品の取付構造
US4859808A (en) * 1988-06-28 1989-08-22 Delco Electronics Corporation Electrical conductor having unique solder dam configuration
US5055637A (en) * 1989-05-02 1991-10-08 Hagner George R Circuit boards with recessed traces
US4985601A (en) * 1989-05-02 1991-01-15 Hagner George R Circuit boards with recessed traces
US5195238A (en) * 1990-07-20 1993-03-23 Nippon Cmk Corp. Method of manufacturing a printed circuit board
US5281772A (en) * 1991-10-28 1994-01-25 Delco Electronics Corporation Electrical connector having energy-formed solder stops and methods of making and using the same
CN1080981C (zh) * 1995-06-06 2002-03-13 揖斐电株式会社 印刷电路板
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
KR100333612B1 (ko) * 1999-09-21 2002-04-24 구자홍 인쇄회로기판의 회로패턴 노출부 형성방법
US6849805B2 (en) * 2000-12-28 2005-02-01 Canon Kabushiki Kaisha Printed wiring board and electronic apparatus
DE10109993A1 (de) * 2001-03-01 2002-09-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Moduls
US6684433B2 (en) * 2001-03-07 2004-02-03 Gualtiero G. Giori Pressure adjustable foam support apparatus
JP4554873B2 (ja) * 2002-04-22 2010-09-29 日本電気株式会社 配線板、電子機器および電子部品の実装方法並びに製造方法
US20060075569A1 (en) * 2002-09-17 2006-04-13 Gino Giori Adjustable foam mattress
KR100541394B1 (ko) * 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
TWI335194B (en) * 2007-06-11 2010-12-21 Au Optronics Corp Display and circuit device thereof
TW201352078A (zh) * 2012-06-05 2013-12-16 Hon Hai Prec Ind Co Ltd 印刷電路板
KR20140027731A (ko) * 2012-08-27 2014-03-07 삼성전기주식회사 솔더 레지스트 형성 방법 및 패키지용 기판
JP6185880B2 (ja) * 2014-05-13 2017-08-23 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
DE102017207491A1 (de) * 2017-05-04 2018-11-08 Bayerische Motoren Werke Aktiengesellschaft Elektronikmodul
CN110933862A (zh) * 2019-10-08 2020-03-27 广合科技(广州)有限公司 一种阻焊零净空度的pcb板制备方法
US20220165998A1 (en) * 2020-11-21 2022-05-26 Adam Vincent Hayball Lantern Battery Adapter

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1187282B (de) * 1964-06-12 1965-02-18 Nordmende Schaltungsplatte mit aufkaschierten Leiterbahnen und im Tauchloetverfahren elektrisch leitend verbundenen Schaltungsbauteilen
GB1259304A (ko) * 1968-01-29 1972-01-05
DE2154958C3 (de) * 1971-11-05 1976-01-08 Norddeutsche Mende Rundfunk Kg, 2800 Bremen Sicherheitslötstelle in hochspannungsführenden Leiterbahnen in gedruckten Schaltungen
DE2400665C3 (de) * 1974-01-08 1979-04-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines lotabweisenden Schutzes auf Leiterplatten mit durchgehenden Lochern
US4003877A (en) * 1974-05-24 1977-01-18 Dynachem Corporation Photopolymerizable screen printing inks for permanent coatings prepared from aryloxyalkyl compositions
JPS5148173A (ja) * 1974-10-23 1976-04-24 Hitachi Ltd Purintokibannohogohimakunokeiseihoho
JPS5441102B2 (ko) * 1975-03-04 1979-12-06
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards
JPS54158661A (en) * 1978-06-01 1979-12-14 Tokyo Purinto Kougiyou Kk Printed circuit board
JPS5726379Y2 (ko) * 1978-09-21 1982-06-08
US4390615A (en) * 1979-11-05 1983-06-28 Courtney Robert W Coating compositions
JPS5724775U (ko) * 1980-07-17 1982-02-08
DE3027389A1 (de) * 1980-07-17 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer mit elektrischen bauelementen bestueckten leiterplatten
US4479983A (en) * 1983-01-07 1984-10-30 International Business Machines Corporation Method and composition for applying coatings on printed circuit boards
FR2551618B1 (fr) * 1983-09-02 1989-12-01 Inf Milit Spatiale Aeronaut Procede de fabrication d'un circuit imprime a couches enterrees et circuit imprime obtenu par un tel procede
JPS6072294A (ja) * 1983-09-28 1985-04-24 富士通株式会社 ソルダ−レジストの形成方法

Also Published As

Publication number Publication date
ATE67917T1 (de) 1991-10-15
EP0239158A2 (de) 1987-09-30
ATA79186A (de) 1989-06-15
EP0239158A3 (en) 1989-01-11
KR870009616A (ko) 1987-10-27
AT389793B (de) 1990-01-25
JPS62230083A (ja) 1987-10-08
JP2554073B2 (ja) 1996-11-13
US4766268A (en) 1988-08-23
DE3773241D1 (de) 1991-10-31
SG68893G (en) 1993-08-06
EP0239158B1 (de) 1991-09-25
KR870009618A (ko) 1987-10-27
JPS62230082A (ja) 1987-10-08
CA1253259A (en) 1989-04-25

Similar Documents

Publication Publication Date Title
KR940005419B1 (ko) 인쇄 회로 기판 및 그 제조방법
US4211603A (en) Multilayer circuit board construction and method
WO1993014516A1 (en) Flexible circuit wiring board, and its manufacture
JP2000174435A (ja) プリント回路カ―ド、及び、その製造方法
KR20040086388A (ko) 회로기판 및 회로기판의 제조 방법
JPH04122092A (ja) 印刷回路板上にろう付け阻止被覆を施す方法
US3325379A (en) Method of making metallic patterns having continuous interconnections
US6720127B2 (en) Printed circuit substrate with controlled placement covercoat layer
JP2586745B2 (ja) 印刷配線板の製造方法
JPH07142841A (ja) プリント配線板の製造方法
JPH0373593A (ja) フレキシブルプリント配線板の製造方法
KR100924891B1 (ko) 프로브 기판 및 그 제조방법
JP2003198078A (ja) プリント配線基板及びその製造方法
JPH04186894A (ja) 印刷配線板の製造方法
JPH0212931A (ja) 回路装置の製造方法
JPH03255693A (ja) 印刷配線板の製造方法
JPH038390A (ja) 電子部品搭載用基板の製造方法
JP2713282B2 (ja) 印刷配線板の製造方法
JPS586316B2 (ja) プリント配線板の製造方法
GB2213325A (en) A method of forming electrical conductors on an insulating substrate
JPH06152143A (ja) 電子部品搭載用基板の製造方法
JPH09237949A (ja) プリント基板
JPH0354873B2 (ko)
JPH05167233A (ja) 配線基板の製造方法およびその接続構造
JPH02183600A (ja) 端子接続部へのシール材の塗布方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990528

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee