KR930011197A - 트랜지스터 특성변화방지용 반도체장치 - Google Patents
트랜지스터 특성변화방지용 반도체장치 Download PDFInfo
- Publication number
- KR930011197A KR930011197A KR1019910019650A KR910019650A KR930011197A KR 930011197 A KR930011197 A KR 930011197A KR 1019910019650 A KR1019910019650 A KR 1019910019650A KR 910019650 A KR910019650 A KR 910019650A KR 930011197 A KR930011197 A KR 930011197A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- semiconductor device
- junction diode
- characteristic change
- transistor characteristic
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도(a)는 종래 더블메탈 공정사용 트랜지스터의 레이아웃도면.
제 1 도(b)는 제 1 도(a)의 a-a' 수직단면도.
제 2 도(a)는 본 발명 더블메탈 공정사용 트랜지스터의 제 1 실시예를 나타낸 도면.
제 2 도(b)는 본 발명 더블메탈 공정사용 트랜지스터의 제 2 실시예를 나타낸 도면.
제 2 도(c)는 본 발명 더블메탈 공정사용 트랜지스터의 제 3 실시예를 나타낸 도면.
Claims (5)
- 더블메탈을 사용하는 반도체장치에 있어서, 플로팅(floating)된 게이트(1)와 연결된 제 1 메탈층(2), 상기 제 1 메탈층(2)노드와 접속된 별도의 접합다이오드(junction diode ; 9), RF(Radio Frequency) 에치백(etchback)공정으로 형성된 비아콘택(5), 상기 비아콘택(5)을 통해 상기 제 1 메탈층(2)상에 적층된 제 2 메탈층(3)을 구비하여 이루어짐을 특징으로 하는 트랜지스터 특성변화 방지용 반도체장치.
- 제 1 항에 있어서, 상기 제 1 메탈층(2)이 접합 다이오드(9)와 직접 연결된 구조를 갖는 것을 특징으로 하는 트랜지스터 특성변화 방지용 반도체장치.
- 제 1 항에 있어서, 상기 제 1 메탈층(2)이 다른 도체물질(2)을 경유하여 콘택된후 접합 다이오드(9)와 연결된 구조를 갖는 것을 특징으로 하는 트랜지스터 특성변화 방지용 반도체장치.
- 제 1 항에 있어서, 상기 제 1 메탈층(2)은 다른 도체물질(10)과 연결되며 이 다른 도체물질(10)이 접합 다이오드(9)와 직접 연결되는 것을 특징으로 하는 트랜지스터 특성변화 방지용 반도체장치.
- 제 1 항에 있어서, 상기 제 1 메탈층(2)노드와 연결된 별도의 접합 다이오드(9)는 RF에칭공정시 발생하는 전하를 방전시키는 역할을 하는 것을 특징으로 하는 트랜지스터 특성변화 방지용 반도체장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019650A KR940011728B1 (ko) | 1991-11-06 | 1991-11-06 | 트랜지스터 특성변화방지용 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019650A KR940011728B1 (ko) | 1991-11-06 | 1991-11-06 | 트랜지스터 특성변화방지용 반도체장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011197A true KR930011197A (ko) | 1993-06-23 |
| KR940011728B1 KR940011728B1 (ko) | 1994-12-23 |
Family
ID=19322338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910019650A KR940011728B1 (ko) | 1991-11-06 | 1991-11-06 | 트랜지스터 특성변화방지용 반도체장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011728B1 (ko) |
-
1991
- 1991-11-06 KR KR1019910019650A patent/KR940011728B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940011728B1 (ko) | 1994-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850005733A (ko) | 반도체 기억장치 | |
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR870008318A (ko) | 트렌치 콘덴서를 갖춘 다이나믹 랜덤 억세스메모리 | |
| KR930003371A (ko) | 바이폴러 및 mos 트랜지스터가 통합된 반도체 디바이스와 그 제조방법 | |
| KR900002462A (ko) | 반도체 장치 | |
| KR920018953A (ko) | 동적램과 그의 제조공정 | |
| KR910007159A (ko) | Mos형 반도체장치 | |
| KR900003963A (ko) | 반도체장치 | |
| KR930003368A (ko) | 반도체 집적 회로의 제조방법 | |
| KR930011197A (ko) | 트랜지스터 특성변화방지용 반도체장치 | |
| KR920015464A (ko) | 반도체 장치의 전극배선층 및 그 제조방법 | |
| KR910013565A (ko) | 래터럴형 반도체장치 | |
| KR920022535A (ko) | 반도체 집적 회로 | |
| KR900004040A (ko) | 반도체 집적회로 디바이스 | |
| KR930014994A (ko) | 반도체 집적 회로 | |
| KR860001488A (ko) | 바이폴러 트랜지스터와 iil이 있는 반도체 장치 | |
| KR930018757A (ko) | 화합물 반도체장치 | |
| KR850004878A (ko) | 반도체 기억장치 | |
| KR900001025A (ko) | 반도체장치 | |
| KR930020735A (ko) | 듀얼게이트전계효과형 반도체장치 | |
| KR900011044A (ko) | Mos트랜지스터 및 이 mos트랜지스터를 사용한 차동증폭회로 | |
| KR910008853A (ko) | 반도체장치와 그 제조방법 | |
| KR910010742A (ko) | 반도체 집적회로장치 | |
| KR940010302A (ko) | 반도체 접속장치 | |
| KR900005561A (ko) | 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051109 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |