KR930005496B1 - 와이어본딩 검사장치 - Google Patents

와이어본딩 검사장치 Download PDF

Info

Publication number
KR930005496B1
KR930005496B1 KR1019900012666A KR900012666A KR930005496B1 KR 930005496 B1 KR930005496 B1 KR 930005496B1 KR 1019900012666 A KR1019900012666 A KR 1019900012666A KR 900012666 A KR900012666 A KR 900012666A KR 930005496 B1 KR930005496 B1 KR 930005496B1
Authority
KR
South Korea
Prior art keywords
wire
image
semiconductor chip
optical imaging
recognition
Prior art date
Application number
KR1019900012666A
Other languages
English (en)
Other versions
KR910005444A (ko
Inventor
가즈유키 야마나카
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910005444A publication Critical patent/KR910005444A/ko
Application granted granted Critical
Publication of KR930005496B1 publication Critical patent/KR930005496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

내용 없음.

Description

와이어본딩 검사장치
제1도는 본 발명의 1실시예에 따른 와이어본딩 검사장치의 구성을 나타낸 블록도.
제2도는 제1도에 도시된 장치에 의해 얻어지는 촬상영역을 나타낸 평면도.
제3도는 종래의 와이어본딩 검사장치가 작은 크기의 반도체 칩에 대해 검사한 경우의 촬상영역을 나타낸 평면도.
제4도는 제1도에 도시된 장치가 작은 크기의 반도체 칩에 대해 검사한 경우의 촬상영역을 나타낸 평면도.
제5도는 제1도에 도시된 장치에서 반도체 칩의 위치 어긋남에 대한 허용도를 나타낸 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 와이어
3 : 패드(Pad) 4 : 리이드
11 : 검사대 12 : 조명장치
13 : 광학경통(光學鏡筒) 14 : 촬상장치
15 : X-Y 테이블 16 : X-Y 테이블 콘트롤러
17 : 메인 콘트롤러 18 : 표시장치
19 : 합부판단기준 기억장치 20 : 화상기억·처리·인식·계측장치
31a∼31h : 촬상영역
[산업상의 이용분야]
본 발명은 반도체 칩과 리이드(Lead)간에 본딩된 와이어의 검사장치에 관한 것으로, 특히 검사공정의 자동화에 적합한 검사장치에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체 칩의 패드(Pad)와 리이드간에 본딩된 와이어를 검사함에 있어서는 반도체장치로서의 품질과 신뢰성을 확보하기 위해서 정규위치에 접합되어 있는지의 여부, 와이어가 구부러지지 않고 직선형상으로 되어 있는지의 여부, 더욱이 와이어가 절단되어 있지 않는지의 여부를 조사할 필요가 있다.
이러한 검사를 작업자가 눈으로 보면서 하면 보지 못하고 빠뜨리는 등으로 인한 불확실성과 작업자에 의한 합부기준의 차이가 가져오는 불통일성, 또한 와이어본딩 종료후로부터 검사개시까지 긴 시간이 경과하여 결점이 나타난 경우 시간이 소비된다고 하는 문제가 존재한다. 이 때문에 근년에는 와이어 본딩의 검사를 자동화한 장치를 사용하기에 이르렀다.
상기한 검사장치는 일반적으로 와이어본딩이 행해진 반도체 칩을 광학적으로 1화면상에 확대해서 결상시키고 전기적인 화상신호로 변환시켜서 합부기준을 나타내는 데이터와 비교조합하는 것에 의해 검사를 실행한다.
그러나 종래의 검사장치에는 품종에 따라 반도체 칩의 크기가 다른 경우에 충분히 대응할 수 없다고 하는 문제가 있었다. 이는 장치의 촬상가능한 영역이 일정하다는 것에 기인한다. 큰 반도체 칩을 대상으로 설계된 장치에서 작은 크기의 반도체 칩을 검사하는 경우에 촬상화면에 불필요한 부분이 생기고, 역으로 작은 반도체 칩의 검사를 상정한 장치에서는 큰 반도체 칩의 검사영역을 커버할 수 없어서 검사를 할 수 없는 경우가 있다. 이러한 문제점에 관하여, 작은 반도체 칩의 검사를 상정해서 설계된 장치를 이용하여 큰 반도체 칩을 검사한 경우를 예로 들어 설명하면 다음과 같다.
제3도는 패드(103)와 리이드(104)간에 와이어본딩이 행해진 반도체 칩(101) 및 와이어(102)를 광학적으로 확대하여 1화면상에 결상시켜서 촬상한 것을 나타낸 도면이다. 이 경우처럼 반도체 칩(101)의 크기가 비교적 작은 경우에는 점선으로 둘러 싸인 촬상가능영역(41)이 검사할 와이어(102)나 패드(103), 리이드(104)상의 본딩장소(105)를 커버할 수 있기 때문에 문제는 없다.
그러나 제4도에서처럼 반도체 칩(201)의 크기가 큰 경우에는 장치에 의한 촬상영역(41)이 일정하기 때문에 리이드(204)의 본딩장소(205)를 수용할 수 없어서 검사할 수 없다고 하는 문제가 생긴다.
더욱이, 장치에 설치되는 촬상장치의 해상도는 일정하기 때문에 소정의 크기의 반도체 칩에 대해 가능한한 높은 분해능을 얻으려 한다면, 반도체 칩을 검사대에 탑재할 때의 위치 어긋남에 대한 허용도도 낮아진다는 문제점도 있다. 제5도는 이러한 문제점을 설명하기 위한 도면으로서, 이와 같이 높은 분해능을 얻으려 한다면 촬상가능한 영역(62)의 크기에 대해 검사할 영역(61)이 약간 상회할 뿐이기 때문에 편측의 허용칫수 x는 극히 작아서 위치 어긋남에 대한 허용도는 매우 작아진다. 상기 허용칫수 x를 크게 하기 위해서는 촬상영역(61)을 확대해야만 하지만, 그렇게 하면 촬상장치에서의 분해능 저하를 초래하게 된다. 분해능의 저하를 방지하기 위해서는 보다 고가인 촬상장치가 새롭게 필요하다는 것은 물론이고, 더욱이 이 경우에는 촬상시간이 길어져서 검사속도가 느려진다는 문제도 생긴다.
[발명의 목적]
본 발명은 상기한 사정을 감안하여 이루어진 것으로, 값이 싸고 고속인 범용 촬상장치를 이용하여 크기가 다른 반도체 칩에 대해서도 충분히 대응할 수 있고, 또한 반도체 칩의 위치 어긋남에 대한 허용도가 크며 융통성이 좋은 검사장치를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명의 검사장치는 반도체 칩과 리이드간에 본딩된 와이어에 대해 검사를 행하는 장치에 있어서, 와이어본딩된 반도체 칩 및 리이드를 탑재하는 탑재수단과, 탑재된 반도체 칩 및 리이드간의 와이어를 조명하는 조명수단, 조명된 와이어의 상(像)을 광학적으로 결상시키는 광학적 결상수단(光學的 結像手段), 이 광학적 결상수단에 의해 결상된 것을 부여받아서 화상신호로 변환하여 출력하는 촬상수단, 이 촬상수단이 출력한 화상신호를 부여받아서 와이어의 검사로서 와이어의 형상의 인식 및 와이어의 본딩위치의 계측을 하는 인식 및 계측수단, 와이어의 합부판단기준(合否判斷基準)을 기억하는 기억수단, 상기 인식 및 계측수단이 인식·계측한 결과를 부여받아서 이를 상기 합부판단기준 기억수단이 기억하고 있는 합부판단기준과 비교조합(比較照合)하여 와이어에 관해 합부의 판단을 행하고 그 판단결과를 출력하는 합부판단수단, 상기 광학적 결상수단을 이동시키는 이동수단, 와이어중에서 검사될 영역이 상기 광학적 결상수단에 의해 결상되도록 상기 이동수단을 제어하는 이동제어수단 등을 구비하고, 상기 광학적 결상수단이 결상(結像)하는 영역을 이동시키도록 되어 있는 것을 특징으로 한다.
여기에서 상기 이동수단은 광학적 결상수단을 이동시키는 대신에 탑재수단을 이동시키는 것이어도 좋다.
[작용]
상기한 구성의 본 발명에서는 탑재수단에 의해 탑재된 반도체 칩 및 리이드간에 본딩된 와이어를 조명수단이 조명하고 광학적 결상수단이 광학적으로 결상한 후, 촬상수단이 화상신호로 변환시킨다. 그리고 상기 화상신호로부터 인식 및 계측 수단이 와이어의 형상을 인식하여 와이어의 본딩위치를 계측한다. 그 결과와 합부판단기준 기억수단이 기억하고 있는 합부판단기준을 합부판단수단이 비교조합하여 와이어에 관해 합부를 판단한다. 이 경우에 검사가능한 영역은 광학적 결상수단에 의해 결상되는 영역인데, 광학적 결상수단은 이동수단에 의해 이동할 수 있도록 되어 있다. 그리고 이동제어수단에 의해 그 이동이 제어되며 검사할 영역이 결상되게 된다. 이 때문에 반도체 칩의 크기가 큰 경우에는 검사할 영역을 몇몇으로 분할하고 광학적 결상수단이 결상하는 영역을 이동시켜 검사를 행함으로써, 크기가 다른 반도체 칩에 대해서도 대응할 수 있게 된다. 또한, 탑재수단에 탑재된 반도체 칩의 위치가 정규위치로부터 벗어나 있는 경우에도 결상하는 영역이 이동할 수 있기 때문에 용이하게 검사를 할 수 있는 바, 위치 어긋남에 대한 허용도가 매우 커진다. 따라서 해상도가 한정된 값싼 범용의 결상수단이나 촬상수단을 이용할 수 있게 된다.
[실시예]
이하, 도면을 참조하여 본 발명의 1실시예를 상세히 설명한다.
제1도는 본 실시예의 구성을 나타낸 블록도로서, 탑재수단에 상당하는 검사대(11)상에는 와이어가 본딩된 반도체칩(1) 및 리이드(4)가 탑재되어 있다. 그리고 와이어(2)가 구부러지지 않고 직선형상으로 되어 있는지의 여부(와이어의 형상 검사), 반도체 칩(1)상의 패드(3) 및 리이드(4)의 각각의 정규위치에 본딩되어 있는지의 여부(본딩위치의 검사), 더욱 이 와이어(2)가 잘려져 있는지의 여부에 대한 검사가 실행된다. 이 장치는 종래의 것과 달리 검사대상을 광학적으로 결상(結像)시키는 수단이 X-Y평면상을 이동할 수 있다.
조명장치(12)는 검사할 대상을 조명하는 것이고, 광학경통(13 ; 光學鏡筒)은 조명된 와이어(2)등의 검사대상의 상(像)을 광학적으로 결상시키는 수단으로서, 결상된 것은 촬성장치(14)로 출력된다. 상기 촬상장치(14)는 광학적으로 결상된 화상을 화상신호로 변환시켜서 출력하는 수단이다. 출력된 화상신호(A)는 화상기억·처리·인식·계측장치(20)로 출력된다. 이 화상기억·처리·인식·계측장치(20)는 부여된 화상신호를 일단 기억하고, 그 신호를 2치화 하는 등의 처리나 검사대상부분의 추출을 하는 인식, 더욱이 그로부터 와이어의 형상 인식 및 본딩위치의 계측 등을 하여 그 결과를 메인 콘트롤러(17)로 출력하는 것이다. 한편, X-Y테이블(15)은 광학경통(13) 및 촬상장치(14)와 일체로 되어 X-Y평면상을 이동하는 것으로서, 광학적 결상수단을 이동시키는 수단에 상당한다.
그리고 이 X-Y테이블(15)의 이동을 제어함으로써 검사할 영역이 광학경통(13)에 의해 결상되도록 하는 것이 X-Y테이블 콘트롤러(16)로, 이는 화상기억·처리·인식·계측장치(20)로부터 현시점의 위치를 나타내는 정보를 얻어서 다음에 검사할 장소로의 이동을 제어한다.
합부판단기준 기억장치(19)는 와이어(2)의 형상이나 본딩위치에 관해 합부의 판단을 내리기 위한 기준으로 되는 데이터를 기억하는 수단으로서, 예컨대 와이어(2)의 정규위치를 X-Y좌표평면상의 좌표로 잡고 그 좌표 데이터를 기억한다. 또한, 메인 콘트롤러(17)는 화상기억·처리·인식·계측장치(20)가 행한 본딩위치의 계측 및 와이어의 형상 인식결과와 합부판단기준 기억장치(19)가 기억하고 있는 합부판단기준 데이터를 비교 조합해서 합부를 판단하고, 그 판단결과를 CRT 등의 표시장치(18)에 출력하는 것이다. 이 메인 콘트롤러(17)는 합부 판단수단과 이동제어수단으로서의 기능을 갖추고 있다.
다음에는 상기한 구성요소를 갖춰 본 실시예의 검사동작에 대해 설명한다.
검사대(11)상에 와이어 본딩된 반도체 칩(1) 및 리이드(4)가 탑재되어 있고, 검사할 영역이 광학경통(13)에 의해 광학적으로 결상되며, 촬상장치(14)가 이를 화상신호로 변환시켜서 화상기억·처리·인식·계측장치(20)에 출력한다.
화상기억·처리·인식·계측장치(20)는 메인 콘트롤러(17)로 부터 검사개시지령을 받아서 동작을 개시하여 그 화상신호에 대해 2치화한다거나 필터를 걸어서 잡음을 소거하는 등의 처리를 하고 일단 기억시켜 놓는다. 더욱이 그 데이터로부터 와이어(2)나 본딩위치 등의 검사대상으로 되는 부분을 추출해서 와이어(2)의 형상인식이나 본딩위치의 X-Y평면상의 좌표를 계측한다. 그리고 인식·계측결과는 메인 콘트롤러(17)에 출력된다.
메인 콘트롤러(17)는 상기 인식·계측결과와 합부판단기준 기억장치(19)의 합부판단기준 데이터를 비교한다. 여기에서 화상기억·처리·인식·계측장치(20)가 출력한 본딩위치에 관한 좌표데이터는 광학경통(13)이 결상한 화상상의 상대적인 것이다. 이 때문에 메인 콘트롤러(17)는 X-Y테이블 콘트롤러(16)로부터 광학경통(13)이 검사대(11)에 대해 현재 위치하고 있는 절대좌표상의 위치데이터를 부여받아 그 데이터를 이용하여 절대좌표상의 본딩위치를 나타내는 데이터를 산출한다.
그리고 얻어낸 본딩위치나 와이어(2)의 형상을 기준데이터와 비교조합하고 합부를 판단하여, 와이어가 구부러지지 않고 또한 잘려지지 않고 직선상으로 본딩되어 있는지의 여부, 또한 정규위치에 본딩되어 있는지의 여부를 판단한 결과를 표시장치(18)에 출력한다.
광학경통(13)이 반도체 칩(1)을 위로부터 결상시킨 상을 제2도에 도시했다. 여기에서 반도체 칩(1)의 크기가 크면 검사할 와이어(2)나 패드(3) 및 리이드(4)의 본딩위치를 1화면에 잡기 위해서는 상술한 종래의 경우에 곤란한 면이 있다.
그런데 본 검사장치에서는 광학경통(13)이 X-Y평면상을 이동하므로, 점선으로 둘러싸인 촬상영역(31a∼31h)과 같이 검사할 영역을 몇몇으로 분할하여 차례로 검사할 수 있다. 우선, 촬상영역(31a)의 부분을 광학경통(13)이 잡아서 변환된 화상신호로부터 화상기억·처리·인식·계측장치(20)가 인식 및 계측을 하고, 그 결과와 합부판단기준 데이터를 조합하여 메인 콘트롤러(17)가 판단한다. 이 영역(31a)의 검사를 끝마치면, 광학경통(13)이 영역(31b)을 결상시킬 수 있도록 메인 콘트롤러(17)가 X-Y테이블 콘트롤러(16)에 대해 그 이동을 제어한다. 이로써 X-Y테이블(15)이 이동하여 영역(31b)의 화상 데이터가 광학경통(13)과 촬상장치(14)를 거쳐서 화상기억·처리·인식·계측장치(20)에 부여되고, 이하 마찬가지 방식으로 검사가 이루어진다. 이상의 동작을 영역 31a로부터 31b, 31c-, 31h까지 차례로 반복해 나간다.
상기한 것처럼 본 실시예의 검사장치에서는 반도체 칩의 크기가 큰 때에 검사할 영역을 몇몇으로 분할하고 광학경통(13)을 이동시켜서 차례로 검사해 나갈 수 있기 때문에, 크기가 다른 어떤 칩에 대해서도 대응할 수 있게 된다. 이에 따라 본 실시예에서는 광학경통(13) 및 촬상장치(14)로서 값싸고 범용성이 있는 CCD카메라를 이용할 수 있다. 이 경우, CCD카메라로부터의 1화면분의 화상신호를 화상기억·처리·인식·계측장치(20)는 약 (1/60)Sec로 기억할 수 있다. 또한, 화상기억·처리·인식·계측장치(20)는 일단 화상정보를 기억한 후 인식 및 계측 등을 하기 때문에, 기억에 필요한 시간만 CCD카메라가 정지한다면 이들 동작은 병행하여 이루어질 수 있다. 따라서 고속으로 검사를 할 수 있게 된다. 또한, 촬상 영역을 반도체 칩(1)의 품종에 따라 미리 설정해 놓아도 된다.
또한, 본 실시예에 있어서 반도체 칩(1)을 검사대(11)에 탑재한 경우에 위치 어긋남이 존재하는 때에는 화상기억·처리·인식·계측장치(20)에 있어서 부여된 화상정보로부터 위치 어긋남의 양을 검출하고 그 양에 따라 메인 콘트롤러(17)가 X-Y테이블 콘트롤러(16)에 대해 제어를 행하면 된다. 이로써 위치 어긋남에 대해서도 충분한 허용성을 얻을 수 있다.
상술한 실시예는 일례에 불과하여, 본 발명을 한정하는 것은 아니다. 예컨대 본 실시예에서는 반도체 칩의 탑재위치를 고정시키고 화상을 결상시키는 수단을 이동시키도록 되어 있지만, 이와는 반대로 화상결상수단을 고정시켜 놓고서 반도체 칩이나 리이드를 탑재한 검사대를 X-Y테이블상에 위치시키고 그 X-Y테이블을 이동시켜도 마찬가지의 효과를 거둘 수 있다. 또한, 이 경우에 조명수단은 검사할 장소에 필요한 조도를 얻을 수 있도록 필요에 따라 고정 또는 이동시키는 것이라면 된다. 더욱이, 제1도에 나타낸 각 구성요소와는 달라도 좋은바, 예컨대 화상결상수단을 이동시킴에 X-Y테이블 이외의 수단을 사용해도 좋다.
[발명의 효과]
이상 설명한 것처럼, 본 발명의 와이어본딩 검사장치는 광학적 결상수단이 결상하는 영역을 이동시킬 수 있기 때문에 크기가 큰 반도체 칩에 대해서 검사할 영역을 몇몇으로 분할하여 검사할 수 있는 바, 이로써 크기가 다른 반도체 칩에 대해서도 충분히 대응할 수 있다. 또한, 반도체 칩의 탑재위치가 정규위치로부터 어긋난 경우에도 결상하는 영역을 이동시킴으로써 검사할 영역을 잡을 수 있어서 융통성이 매우 좋은 점도 있다.

Claims (2)

  1. 반도체 칩(1)과 리이드(4)간에 본딩된 와이어(2)에 대해 검사를 행하는 장치에 있어서, 와이어본딩된 상기 반도체 칩(1) 및 리이드(4)를 탑재하는 탑재수단과(11), 탑재된 반도체 칩(1) 및 리이드(4)간의 와이어(2)를 조명하는 조명수단(12), 조명된 와이어(2)의 상(像)을 광학적으로 결상시키는 광학적 결상수단(13;光學的 結像手段)이 광학적 결상수단(13)에 의해 결상된 것을 부여받아서 화상신호로 변환하여 출력하는 촬상수단(14), 이 촬상수단(14)이 출력한 화상신호를 부여받아서 상기 와이어(2)의 검사로서 와이어(2)의 형상의 인식 및 와이어(2)의 본딩위치의 계측을 하는 인식 및 계측수단(20), 상기 와이어(2)의 합부판단기준(合否判斷基準)을 기억하는 기억수단(19), 상기 인식 및 계측수단(20)이 인식·계측한 결과를 부여받아서 이를 상기 합부판단기준 기억수단(19)이 기억하고 있는 합부판단기준과 비교조합(比較照合)하여 와이어(2)에 관해 합부의 판단을 하고 그 판단결과를 출력하는 합부판단수단(17), 상기 광학적 결상수단(13)을 이동시키는 이동수단(15), 상기 와이어(2)중에서 검사될 영역이 상기 광학적 결상수단(13)에 의해 결상되도록 상기 이동수단(15)을 제어하는 이동제어수단(16, 17)을 구비하고, 상기 광학적 결상수단(13)이 결상(結像)하는 영역을 이동시키도록 되어 있는 것을 특징으로 하는 와이어본딩 검사장치.
  2. 반도체 칩(1)과 리이드(4)간에 본딩된 와이어(2)에 대해 검사를 행하는 장치에 있어서, 와이어본딩된 상기 반도체 칩(1) 및 리이드(4)를 탑재하는 탑재수단과(11), 탑재된 반도체 칩(1) 및 리이드(4)간의 와이어(2)를 조명하는 조명수단(12), 조명된 와이어(2)의 상(像)을 광학적으로 결상시키는 광학적 결상수단(13;光學的結像手段), 이 광학적 결상수단(13)에 의해 결상된 것을 부여받아서 화상신호로 변환하여 출력하는 촬상수단(14), 이 촬상수단(14)이 출력한 화상신호를 부여받아서 상기 와이어(2)의 검사로서 와이어(2)의 형상의 인식 및 와이어(2)의 본딩위치의 계측을 하는 인식 및 계측수단(20), 상기 와이어(2)의 합부판단기준(合否判斷基準)을 기억하는 기억수단(19), 상기 인식 및 계측수단(20)이 인식·계측한 결과를 부여받아서 이를 상기 합부판단기준 기억수단(19)이 기억하고 있는 합부판단기준과 비교조합(比較照合)하여 와이어(2)에 관해 합부의 판단을 하고 그 판단결과를 출력하는 합부판단수단(17), 상기 탑재수단(11)을 이동시키는 이동수단, 상기 와이어(2) 중에서 검사될 영역이, 상기 광학적 결상수단(13)에 의해 결상되도록 상기 이동수단을 제어하는 이동제어수단을 구비하고, 상기 광학적 결상수단(13)이 결상(結像)하는 영역을 이동시키도록 되어 있는 것을 특징으로 하는 와이어본딩 검사장치.
KR1019900012666A 1989-08-18 1990-08-17 와이어본딩 검사장치 KR930005496B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-212712 1989-08-18
JP1212172A JPH07111998B2 (ja) 1989-08-18 1989-08-18 ワイヤボンディング検査装置
JP1-212172 1989-08-18

Publications (2)

Publication Number Publication Date
KR910005444A KR910005444A (ko) 1991-03-30
KR930005496B1 true KR930005496B1 (ko) 1993-06-22

Family

ID=16618100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012666A KR930005496B1 (ko) 1989-08-18 1990-08-17 와이어본딩 검사장치

Country Status (5)

Country Link
US (1) US5138180A (ko)
EP (1) EP0413349B1 (ko)
JP (1) JPH07111998B2 (ko)
KR (1) KR930005496B1 (ko)
DE (1) DE69014013T2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2913565B2 (ja) * 1991-01-31 1999-06-28 株式会社新川 ワイヤループ曲がり検査方法及びその装置
JPH0563050A (ja) * 1991-08-29 1993-03-12 Adotetsuku Eng:Kk Ｉｃリードフレームの状態測定方法及び装置
JP2969401B2 (ja) * 1991-10-29 1999-11-02 株式会社新川 ボンデイングワイヤ検査装置
JP2981942B2 (ja) * 1991-12-02 1999-11-22 株式会社新川 ボンデイングワイヤ検査方法
JP2969403B2 (ja) * 1991-12-02 1999-11-02 株式会社新川 ボンデイングワイヤ検査装置
JP2981941B2 (ja) * 1991-12-02 1999-11-22 株式会社新川 ボンデイングワイヤ検査装置
JP2969402B2 (ja) * 1991-12-02 1999-11-02 株式会社新川 ボンデイングワイヤ検査装置
JP2990550B2 (ja) * 1991-12-10 1999-12-13 株式会社新川 ボンデイングワイヤ検査装置
US5640199A (en) * 1993-10-06 1997-06-17 Cognex Corporation Automated optical inspection apparatus
US5532739A (en) * 1993-10-06 1996-07-02 Cognex Corporation Automated optical inspection apparatus
US5548326A (en) * 1993-10-06 1996-08-20 Cognex Corporation Efficient image registration
US5642158A (en) * 1994-05-02 1997-06-24 Cognex Corporation Method and apparatus to detect capillary indentations
US5581632A (en) * 1994-05-02 1996-12-03 Cognex Corporation Method and apparatus for ball bond inspection system
US5550763A (en) * 1994-05-02 1996-08-27 Michael; David J. Using cone shaped search models to locate ball bonds on wire bonded devices
US6061467A (en) * 1994-05-02 2000-05-09 Cognex Corporation Automated optical inspection apparatus using nearest neighbor interpolation
JP3298753B2 (ja) * 1994-10-14 2002-07-08 株式会社新川 ワイヤ曲がり検査装置
US5566877A (en) * 1995-05-01 1996-10-22 Motorola Inc. Method for inspecting a semiconductor device
US6035066A (en) * 1995-06-02 2000-03-07 Cognex Corporation Boundary tracking method and apparatus to find leads
KR100364559B1 (ko) * 1998-09-17 2002-12-12 주식회사 뷰웰 반도체 리드 검사장치
IL133696A (en) * 1999-12-23 2006-04-10 Orbotech Ltd Cam reference inspection of multi-color and contour images
KR100317599B1 (ko) * 2000-02-17 2001-12-24 서경석 와이어 본딩 위치 인식방법
KR100460047B1 (ko) * 2001-09-21 2004-12-04 주식회사 칩팩코리아 반도체패키지의 본딩검사방법
US7505619B2 (en) * 2002-09-27 2009-03-17 Kla-Tencor Technologies Corporation System and method for conducting adaptive fourier filtering to detect defects in dense logic areas of an inspection surface
US9061817B2 (en) * 2008-11-12 2015-06-23 Meadwestvaco Calmar, Inc. Spray devices and methods for using the same
SG2013084975A (en) * 2013-11-11 2015-06-29 Saedge Vision Solutions Pte Ltd An apparatus and method for inspecting asemiconductor package
US10776912B2 (en) 2016-03-09 2020-09-15 Agency For Science, Technology And Research Self-determining inspection method for automated optical wire bond inspection
KR200491204Y1 (ko) 2018-06-29 2020-03-03 안진상 차광막
JP7166234B2 (ja) * 2019-09-30 2022-11-07 三菱電機株式会社 半導体製造検査装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200393A (en) * 1976-06-07 1980-04-29 Tokyo Shibaura Elecric Co., Ltd. Method of positioning a semiconductor member by examining it and a die bonding apparatus using the same
DE2643810C2 (de) * 1976-09-29 1983-08-11 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Einjustieren
JPS57155743A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Inspection device for semiconductor bonding wire
JPS59150433A (ja) * 1983-02-05 1984-08-28 Fujitsu Ltd ワイヤ検査装置
JPS59171129A (ja) * 1983-03-17 1984-09-27 Fujitsu Ltd 自動配線検査装置
JPH0671039B2 (ja) * 1984-04-26 1994-09-07 富士通株式会社 ダイボンディング状態の検査装置
JPS6362242A (ja) * 1986-09-02 1988-03-18 Toshiba Corp ワイヤボンディング装置
JPH0666370B2 (ja) * 1987-04-14 1994-08-24 株式会社東芝 半導体デバイス用外観検査装置

Also Published As

Publication number Publication date
US5138180A (en) 1992-08-11
DE69014013D1 (de) 1994-12-15
EP0413349A2 (en) 1991-02-20
DE69014013T2 (de) 1995-04-20
KR910005444A (ko) 1991-03-30
JPH07111998B2 (ja) 1995-11-29
EP0413349B1 (en) 1994-11-09
EP0413349A3 (en) 1992-02-12
JPH0376137A (ja) 1991-04-02

Similar Documents

Publication Publication Date Title
KR930005496B1 (ko) 와이어본딩 검사장치
US5581632A (en) Method and apparatus for ball bond inspection system
KR100615912B1 (ko) 높이 감지 센서를 구비한 전자 제품 조립 장치
US4942618A (en) Method and apparatus for determining the shape of wire or like article
JP2510545B2 (ja) 製品を検査する方法と装置
KR960001824B1 (ko) 와이어 본딩 검사 장치
KR100197178B1 (ko) 본딩 와이어 검사방법
JPH09504152A (ja) キャピラリ圧痕の検出方法および装置
JPH04255077A (ja) 像分析方法
JP2002107126A (ja) 基板検査装置及び方法
KR100191557B1 (ko) 본딩와이어 높이 검사방법
JPH0554622B2 (ko)
JPH033941B2 (ko)
KR950004592B1 (ko) 접합부의 검사 방법
JP3016273B2 (ja) ボンディング検査装置
JP7285988B2 (ja) 検査装置及び検査方法
JP3029723B2 (ja) 半田付け工程でのリード浮きの検出方法
JPH10112469A (ja) ワイヤボンディング検査装置
JPH02150705A (ja) 線状物体検査装置
JPH04315905A (ja) 物体検査装置
JPS63144531A (ja) 半導体装置の撮像検査装置
JPH0613134U (ja) インデックスマーク検出装置
JPH04277645A (ja) ボンディングワイヤの形状検査方法
JPS63304144A (ja) 線状物体検査装置
JPH0732188B2 (ja) 半導体装置の検査装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060607

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee