JPH09504152A - キャピラリ圧痕の検出方法および装置 - Google Patents

キャピラリ圧痕の検出方法および装置

Info

Publication number
JPH09504152A
JPH09504152A JP7528429A JP52842995A JPH09504152A JP H09504152 A JPH09504152 A JP H09504152A JP 7528429 A JP7528429 A JP 7528429A JP 52842995 A JP52842995 A JP 52842995A JP H09504152 A JPH09504152 A JP H09504152A
Authority
JP
Japan
Prior art keywords
image
wire
lead
indentation
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7528429A
Other languages
English (en)
Inventor
ペトリ，ジョン，ピー
マイケル，デイヴィッド，ジェイ
ガラカーニ，アーマン
Original Assignee
コグネックス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コグネックス コーポレイション filed Critical コグネックス コーポレイション
Publication of JPH09504152A publication Critical patent/JPH09504152A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 本発明は、半導体チップ（２０）または同種デバイスを収容しているリード・フレーム（１０）上のリード（３０）とワイヤ（５０）との接続を自動的に検査する方法および装置を提供している。画像プロセッサ（０６）を使用して、ディジタル化画像内のはんだ付けリード（３０）の全体位置を突き止めることにより、本発明は、良好なボンドによって残された理想化光学的圧痕のテンプレート（１２０）を作成し（ステップ（Ａ））、ワイヤ角度、理想化位置および形状のしきい値などの、テンプレート（１２０）に入力するパラメータを判断し、ディジタル化画像の正規化相関サーチを実行し（ステップ（Ｃ））、返却された結果をパラメータと比較して、その比較によって生成された結果の信号をホスト・コントローラ（０８）または他の制御モジュールへ報告する（ステップ（Ｄ））。

Description

【発明の詳細な説明】 キャピラリ圧痕の検出方法および装置 技術分野 本発明は一般的にはマシン・ビジョン・システムと半導体チップ・ワイヤリン グ・ボンディング・デバイス、および類似のボンディング装置に関し、さらに具 体的には、半導体チップ上のリード(lead)上に形成されたボンド(bond)を探知し 検査する方法と装置に関する。 背景技術 集積回路チップなどの半導体デバイスは、ワイヤ・ボンディング(wire bondin g)と呼ばれるプロセスによってリード・フレーム(lead frame)上のリードに電気 的に接続されている。ワイヤ・ボンディング作業は、ダイ（半導体チップ）上に 置かれたパッド(pad)をリード・フレーム内のリードに電気的に接続するワイヤ を配置し、接続することによって行なわれている。チップとリード・フレーム上 のすべてのパッドとリードとをワイヤ・ボンディングすると、多くの場合セラミ ックまたはプラスチックを用いて、パッケージすることができ、集積回路デバイ スが作られる。代表的な応用例では、ダイまたはチップ上には、接続する必要の あるパッドやリードが数百または数千にわたる場合がある。 ワイヤ・ボンディング機器には多数のタイプがある。あるタイプはサーマル・ ボンディングを使用し、あるタイプは超音波ボンディングを使用し、あるタイプ は両者の組合せを使用している。ポストプロセス検査(post-process inspection ）ステップは、一般に、第３光学的検査(third optical inspection)と呼ばれ、 このステップでは、デバイス上のすべてのボンドの位置とサイズ、ワイヤ・コネ クション（接続）およびワイヤの高さを光学的手段で探知し検査することにより 、ボンドによる接続が良好であるかどうかを確かめているのが普通で ある。これはワイヤ・ボンディングが完了した後で、集積回路をカプセル化する 前に行なわれている。 従来、第３光学的検査は、デバイスのボンディングが完了し、別のマシンやオ ペレータに送られたあと初めて行なわれていたが、そのほとんどは人間のオペレ ータがマイクロスコープを使用して行なっているのが通常であった。この検査は サンプリングによって行なわれている。サンプリングは検査回数を減少するが、 欠陥接続が見落とされるおそれがある。 ビジョン・システム(vision system)または画像（イメージ）処理システム（ 画像を捕獲し、捕獲した画像をディジタル化し、コンピュータを使用して画像分 析を行なうシステム）は、デバイスのアライメント（位置合わせ）を行ない、正 しい位置にボンディングを行なうようにマシンをガイドするためにワイヤボンデ ィング・マシンで使用されているが、従来は、検査を目的とするプロセスの過程 では使用されていなかった。別々のマシンを用意して、ボンディング・プロセス の外およびそのあとで検査を行なうこともできるが、そのためには、プロダクシ ョン・ラインの主要な設備を別に用意する必要がある。 オフライン・マシンは速度が遅く、また、デバイスに関する有意な情報がオフ ライン・システムが利用できないため、インプロセス(in-process)検査ほどには 精度が高くなっていない。その結果、欠陥ボンドが検出されるのは、その後のア センブリ工程のときか、それが完了したあとである場合がある。従って、生産性 が低下し、一部の欠陥ボンドが全く検出されない場合がある。 この分野の実際の応用では、ワイヤボンド検査は、ほとんどすべてが手作業で 行なわれている。手作業による検査は非常に時間がかかる。高価な部品は、サン プリングではなく、１００％の個別ごとの検査を行う必要があるが、これも手作 業で行なうと、生産性がさらに低下し、コスト増につながることになる。 ワイヤ・ボンダ(wire bonder)によってボンディングされたリードの検査を自 動化し、しかもインプロセスで行なうためには、システムは、まず、チップ上に 形成された各はんだ付けリードのロケーションを突き止めてからでなければ、検 査を行なうことができない。本出願と同様に係属中の米国特許出願Automated Op tical Inspection Apparatus（自動光学的検査装置）（１９９３ 年６月１０日出願、出願番号08/132,532）； 上記出願の一部係属出願であるAutomated Optical Inspection Apparatus Usi ng Nearest Neighbor Interporation（最隣接インタポーレーションを用いた自 動光学的検査装置）（１９９４年４月３０日出願、出願番号08/236,215）； および上記出願の一部係属出願であるMethod and Apparatus for Aligning Or iented Objects（配向オブジェクトの位置合わせ方法および装置）（１９９５年 １月３日出願、出願番号08/367,478）には、はんだ付けリードの標準配置を充分 な速度と精度で突きとめて、リードのサイズと位置の検査を行なうことを可能に するシステムが記載されている。 しかし、はんだ付けリードの標準ロケーションを高速に検出できる場合であっ ても、画像内のリード上のボンドのロケーションを突きとめて測定しようすると 大きな問題が起こっている。その１つは、混同し易いエッジが非常に多数存在す ることである。これらは、回路、プローブ・マーク(probe mark)およびボンド・ パッドまたは多数のリードおよびワイヤが画像内に存在することに起因する。大 部分の半導体チップはビジュアル・ディーテル（回路自体の画像など）が大量に 存在するため、ポストボンド画像を分析する際にこれらを避けて、はんだ付けリ ードを見つけなければならない。ポストプロセス検査では、このディーテルの一 部がボンドの一部であると誤判断されるおそれがある。プローブ・マークや変色 、不完全な照明が原因で起こるパッドのビジュアル欠陥は、さらに上記問題を複 雑化している。 キャピラリ手段(capillary means)を用いて、コンタクト・パッドからのワイ ヤをリード・フレーム上のリードに接着するワイヤ・ボンディング・メカニズム によると、ボンド・ヘッド(bond head)がリードに突き当たる個所に円形または 楕円形の圧痕(indentation-へこみ）が残っているのが普通である。この圧痕は ボンド・ヘッドの端を形成するキャピラリの径に近く、リング形状になっている ことがよくある。このリングの形成は、ダイをリードに接続するワイヤの角度、 ボンドを作る際に用いられる力、キャピラリの振動数、およびボンディング・デ バイスによって制御される他の要因によって影響される。全リング(entire ring ）が見られることが多いが、リングのアーク形状部分だけが見えることも 普通である。さらに、ボンドのうちクレセント(crescent)、つまり、ステッチ(S titch)と呼ばれる部分はボンディング・プロセスの派生的作用としてリング内に 入り込んでいることがよくある。このステッチが入り込むと、リングまたはアー ク状圧痕の重要な部分が目立たなくなることがある。 ワーヤをリードにボンディングするために、キャピラリを使用するボンド・ヘ ッドは非常に高速に振動している。ボンド・ヘッドがリード上に移動するとき、 圧痕が形成される。面取り径(chamfer diameter)より小の内径とそれより大の外 径が現われている。これらのサイズは、主にボンド・ヘッドの振動数、キャピラ リの形状、およびボンディングで使用される力によって左右される。 圧痕の反射特性は、圧痕全体にわたって常に一定であるとは限らない。実際に は、内径と外径のすぐ外側にフリンジエリア(fringe area)が存在する場合があ り、そこでは、画像の輝度(image intensity)はヘッドの輝度に達するまで減少 している（または増加している。つまり、画像の明るさ／暗さの極性に応じて増 減する）。 他にも、ボンド・ヘッドの位置が正しくない場合やボンド力が正しくない場合 に起こる問題がある。 圧痕が見つかり、測定できれば、その存在、配置、およびサイズから、リード に形成されたコネクションの品質がわかる。しかし、リードの周囲は視覚的に複 雑であり、変化しているので、インプロセス作業時にも、ポストプロセスのオフ ライン検査時にも、この検査を自動化することは困難になっている。 発明の開示内容 本発明は、リード・フレーム上にはんだ付けされ、ボンディングされたリード のロケーションを突き止め、その品質を測定するものである。好適実施例では、 ボンド・ヘッドによって発生した１つまたは２つ以上の代表的圧痕のビデオ画像 はオフライン・セットアップまたはトレーニング・ステップで分析され、理想モ デルの最適パラメータが作られる。これらのパラメータとしては、半径、極性、 開始角度と終了角度、ステッチ侵入寸法(stitch intrusion dimensions)などが あり、これらは、理想化された圧痕の合成画像を作るために使用される。ボンデ ィング・アセンブリ・プロセス過程では、はんだ付けリードのディジタル化画像 が得られ、リードの全体ロケーションは、上に挙げた本出願の出願人の米国特許 出願（係属中）を用いて検出される。本発明によれば、該当のディジタル化モデ ルを用いて画像の正規化相関サーチ(normalized correlation search)を行ない 、ボンド・ヘッドによって残された圧痕のロケーションを突き止めている。はん だ付けリードのロケーションが見つかると、そのロケーションが評価されて、そ のロケーションにより、その理想的ロケーションからユーザ指定の距離内にある かどうか、および、そのロケーションと理想化モデル形状との相関関係により、 リードが許容範囲内ではんだ付けまたはボンディングされたことを示しているか どうかが判断される。 本発明の目的は、ボンディング・メカニズムによって半導体リード上に残され た圧痕を、ディジタル化画像を通して突き止めて測定し、ボンディング・メカニ ズムによって形成されたコネクションの品質を明らかにし、部品の合否に関する 判断を、ボンディング・プロセスの一環としてオンラインで行なうことを可能に することである。例えば、本発明によって得られた情報は他のモジュールに通知 して、部品を拒否したり、自動フィードバック・ループを通して、あるいはシス テムからオペレータに通知される手作業調整を通して、ワイヤ・ボンディングを 調整したりすることが可能である。 好適実施例では、本発明の特徴は、本発明がワイヤ・ボンディング作業のイン プロセス検査の一部となるので、検査プロセスのスループットと精度を大幅に向 上することである。 別の側面では、本発明によれば、ステッチ侵入が存在していても、形成された コネクションを正確に測定できることである。 さらに、本発明の別の側面によれば、本発明はポストプロセスのオフライン検 査マシンまたはシステムと組み合わせることも可能である。 さらに、本発明の別の側面によれば、手作業による検査よりも大幅に高速化さ れ、高精度化された自動化装置を提供することである。 図面の簡単な説明 本発明の上記およびその他の側面は、添付図面を参照して下述する説明で明ら かにするが、いくつかの図面において、類似部分は類似の参照符号を付けて示さ れている。添付図面において、 図１は、本発明を具体化するシステムを示す図である。 図２は、リード・フレーム内の半導体チップまたはダイを上方から見た概略図 である。 図３は、リード・フレーム上のリードに接続されたパッド上に形成されたボン ドの側面図である。 図４は、ボンディング・メカニズムのキャピラリ・スタイル・ボンド・ヘッド を示す図である。 図５は、ボンド・ヘッドによって残されたリング状圧痕とボンド・ヘッドによ って残されたアーク状圧痕のグレーレベル画像を示す上面図である。 図６は、フラット相関テンプレート・プロフィールを示す概略図である。 図７は、修正されたのこぎり歯相関テンプレート・プロフィールを示す概略図 である。 図８は、クレセントが入り込んだ相関テンプレート・リングの本発明による好 適実施例を示す図である。 図９は、ボンド・ヘッドによって残されたリングの上面を示す図である。 図１０は、ボンド・ヘッドによって残され、ステッチが存在するが入り込んで いないリングの上面を示す図である。 図１０ａは、ボンド・ヘッドによって残され、ステッチが入り込んでいるリン グの上面を示す図である。 図１１は、リング断面をプロットしたグラフである。 図１２ａは、輝度が変化していないリングをプロットしたグラフを示す図であ る。 図１２ｂは、最小限の一定輝度領域を有しているリングをプロットしたグラフ を示す図である。 図１３は、本発明の主要オペレーションを示す図である。 本発明の最適実施態様 図１は、本発明を具体化するシステムを示している。本システムは、Ｘ−Ｙテ ーブルのように、ヘッド・フレーム１０に置かれた半導体チップ２０を保持する 移動可能プラットフォーム０３を備えたワイヤ・ボンディング・マシン０１と、 画像を生成するビデオ・カメラ０４またはその他の光学検出デバイス（カメラは 、ボンディングすべきターゲット・チップ２０とリード・フレーム１０上に置か れているのが典型例である）と、リード・フレーム内のチップに光を当てる照明 手段０５と、光学的に検出された画像をディジタル化し分析する機能を備えた画 像プロセッサ０６と、ボンディング・メカニズム０７と、ボンディング・メカニ ズム０７、移動可能プラットフォーム０３、カメラ０４および画像プロセッサ０ ６に電気的に接続されたホスト・コントローラ０８とを含んでいる。 図２は、パッド４０とリード３０もつリード・フレーム１０内の半導体チップ ２０を示す図である。ワイヤ・ボンディング・プロセスでは、チップ２０上の各 パッドとリード・フレーム１０上のそれぞれのリード３０との間で導電ワイヤ５ ０がボンディングされる。 図３は、パッド４０をリード・フレーム１０上のリード３０にワイヤ５０で接 続したボンド０９の側面図を示している。代表的なワイヤ・ボンディング・デバ イスでは、ワイヤ５０またはフィラメントはボンダによって押し出され、ダイ・ パッド上に置かれ、リード・フレームまで延長され、そこでワイヤも接着されて 電気的接続を形成している。 図４は、代表的なキャピラリ・スタイル・ボンド・ヘッド形ボンディング・メ カニズム０７の側面図を示している。図に示すように、ワイヤ５０はボンディン グ・メカニズム０７からキャピラリ６０を通して引き出されている。ワイヤ５０ の一部は面取り径６５から突出し、ステッチ８０と呼ばれるものをリード３０上 に形成している。 図５は、ボンド・ヘッド０７によって残された２種類の圧痕を示す上面図であ る。図５ａに示すように、リード３０上の全リング圧痕９０は外径９０ｂをもち 、これは、通常は、ボンディング・メカニズム０７の面取り径６５の外径に一致 している。図５ｂはアーク形状をもつ部分的リング９５を示す上面図である。全 リング圧痕９０は見えることがよくあるが、アーク、つまり、部分的リング９５ だけが、図５ｂに示すように見えるのも普通である。アークまたは部分的リング ９５だけが作られたときは、これは、ダイおよびボンディングされるリードとの 間の角度である、ワイヤ角度と対称的に位置合わせされるのが通常である。つま り、 ワイヤ角度＝開始角度＋シータ および ワイヤ角度＝終了角度−シータ ただし、シータはボンダ力の関数である。リング全体が見えるときは、 開始角度＝終了角度 であり、 シータ＝１８０度 である。 次に、図１０は、ステッチ８０をもつボンディングされたリード３０のディジ タル化画像の上面図を示し、全リング圧痕９０内に描かれている。図に示すよう に、リード・センタライン９４は、リード上のボンドの配置の理想的ロケーショ ンを表わしている。 次に、図１０ａは、ステッチ８０をもつ同じ画像を示しているが、ステッチ８ ０は全リング圧痕に入り込んで、侵入部１００を形成している。ステッチ８０の 一部は、リードに電気的に接続されたワイヤ部分の一部を形成している。これは 圧痕の外側だけに現われることがよくあるので、相関テンプレートを作るとき考 慮の対象になっていない。しかし、多くの場合、時には大多数の場合、これは圧 痕領域に入り込んでいる。そのようなときは、これは圧痕の中心のほぼ１／４を 塞ぎ、ワイヤ角度を中心に対称的になっているのが普通である。また、これは圧 痕の外へ広がることもあるが、圧痕自体を見えなくすることはない。 図８は、本発明の好適実施例で使用される相関テンプレート画像１２０を示す 図である。この光極性グレーレベル・テンプレート画像では、侵入部１００はテ ンプレート１２０の最も暗いエリアで表わされ、ワイヤ角度１０２を中心に対称 的に配置されている。図に示すように、全リング圧痕９０は内径９０ａと外径９ ０ｂをもっている。 好適実施例では、図８に示すモデルは、検査すべきタイプの部分の複数の画像 を獲得し、統計的平均化に基づいてモデルを構築することにより作られる。この モデルは統計的平均を表わす画像にすることも、平均化の結果を使用して画像か ら合成モデルを作ることも可能である。この実施例における合成モデルは、円、 矩形などのグレーレベル・モデルを作るソフトウェア・グラフィック・ルーチン によって作られたピクセル画像である。好適実施例では、この平均化プロセスの ために使用される部分サンプルは、平均化目的のために作成された画像内の部分 のロケーション位置決めを向上するように物理的にマークが付けられている。従 って、この方法により作成されたモデルは良好な部品を表わす可能性が高くなっ ている。 好適実施例に従って作成された全リング圧痕のモデルは、図５に示すようなア ークまたは部分的リング９５の圧痕のためにも使用できる。後者の場合には、サ ーチで無視すべきモデル部分には、正規化相関サーチに対してそのように示すピ クセル値が埋め込まれる。好適実施例では、これらは「ドントケア(don't care ）」ピクセルと名付けている。マスクや他の手段を使用して、全リング圧痕をア ークに変更することも可能である。 次に、図６は、フラット相関テンプレート・プロフィールをプロットしたグラ フ図である。ワイヤを圧痕にボンディングするために、キャピラリは非常に高速 に振動される。キャピラリがリード上を移動すると、圧痕が形成される。図６に 示すように、面取り径６５より小さい内側半径９１ａ（図４に図示）と面取り径 ６５より大きい外側半径９１ｂが現われている。これらのサイズは、ボンド・ヘ ッドの振動数およびボンディングで使用される力によって左右される。 圧痕の反射特性は、圧痕全体にわたって常に一定であるとは限らない。実際に は、内側半径９１ａと外側半径９１ｂのすぐ外側にフリンジエリア(fringe area ）が存在する場合があり、そこでは、画像の輝度はリードの輝度に達するま で、極性に応じて増減している。 図７は、画像輝度におけるこのフリンジングまたは変化をモデル化するために 好適実施例で使用される修正のこぎり歯相関テンプレート・プロフィール(modif ied sawtooth correlation template profile)をグラフで表わした図である。実 際に検査される部分に使用される照明に応じて、図６と７に示すプロフィールの 輝度軸１１０は反対にすることが可能である。つまり、圧痕はグレーの背景で黒 いリングまたはアークで現われる場合もあれば、グレーの背景で白いリングで現 われる場合もある。 次に、図１３は、本発明の主要ステップを示している。ステップＡで、予備的 分析とテンプレート作成が行なわれる。本発明の好適実施例では、このステップ の一部または全部はセットアップまたはトレーニング作業でオフラインで行なわ れるが、オンラインで行なうことも可能である。使用中のボンディング・メカニ ズム０７によって形成された１つまたは２つ以上の代表的圧痕のディジタル化画 像は、図１に示すように画像プロセッサ０６を使用して獲得される。１つまたは ２つ以上の代表的圧痕から、相関テンプレートの最適パラメータが作られる。分 析される代表的画像の特徴としては、半径、極性、開始角度と終了角度などがあ る。 好適実施例では、これらのパラメータを分析して理想化圧痕の合成画像を作る ためにCognexビジョン・プロセッサが使用されている。これは、入力または入力 信号として、テンプレートを作成するソフトウェア・ライブラリ・ルーチンに渡 され、このルーチンはグラフィック・ルーチンを使用して、テンプレートの一部 となる円、矩形、その他のオブジェクトの画像を作りあげる。別の方法として、 いくつかのディジタル化ビデオ画像を獲得し、これらを平均化して入力として直 接にテプレート作成ソフトウェアに渡すことも可能である。 好適実施例では、どちらのタイプの圧痕の場合も、前記の米国特許出願Method and Apparatus for aligning Oriented Objects（配向オブジェクトの位置合せ 方法および装置）（係属中）を使用して、ワイヤに対応する画像部分が常に同一 角度に置かれるように、獲得した画像を回転させるようにしたので、複数の画像 を得る必要がなくなっている。他の手段で画像を回転させることも可能で ある。本出願の出願人の前掲の米国出願（係属中）の装置および方法を使用する と、スピードが大幅に高速化するという利点が得られる。 別の実施例では、部分的圧痕だけが見える場合（つまり、部分的リングまたは アーク）、各々がある範囲のワイヤ角度に対応する、複数のモデルを作ることが できる。この場合、予想されるワイヤ角度はユーザによってビジョンまたは画像 プロセッサ０６に通知され、その角度に対応する該当のモデルを選択することが できる。これらの場合では、獲得した画像は回転されない。 好適実施例では、テンプレート作成ステップＡはスピード目的のためにオフラ インで実行される。１つまたは複数のテンプレートは画像プロセッサのメモリに ストアされか、あるいはそのまま渡される。複数のモデルが作成されたような場 合には、該当テンプレートは実際に分析されている画像内のワイヤ角度、画像の 光学的特性、またはこのステップで予想していた他のパラメータに基づいて、以 後のステップで選択される。テンプレート作成ステップは、インプロセス検査の 場合は検査時に行なうと、メモリが節減されることがあるが、トレーニングまた はセットアップ時間が犠牲になることも起こり得る。 図１３に示すように、ステップＢで、ボンディングされたリードの画像が獲得 される。好適実施例では、検査時にビデオ画像が獲得され、ディジタル化されて ディジタル・フレーム・グラバー(digital frame grabber)にストアされ、ステ ップＡで設定されたテンプレートおよび検査パラメータと一緒に検査ルーチンに 渡される。好適実施例では、前掲の米国特許出願（係属中）の方法および装置を 使用して、ボンディングされたリードのプリボンド画像とポストボンド画像を登 録して、差画像(difference image)を作成している。これらの発明の方法および 装置を使用すると、きずや他の欠陥が結果として得た差画像の中で除去または最 小限になるので、測定精度が向上する。 好適実施例では、本発明は、ポストボンド画像と差画像(difference image)で 検査しているリードに接続されたワイヤの位置決めをしたあと、上述したように すでに回転されている差画像を使用して次のステップへ進む。別の方法として、 回転が用いられていない場合には、ワイヤ角度をこのステップで計算することが 可能である。 図１３に示すように、ステップＣで、モデルとディジタル化画像のウィンドウ との正規化相関が行なわれる。好適実施例では、これは、前掲の米国特許出願（ 係属中）で作成され、回転された差画像と、同一出願人の米国特許出願（係属中 ）Using Cone Shaped Search Models for Solder Ball Location（ソルダ・ボー ル・ロケーションのコーン形状サーチモデルの使用）（出願番号08/236,211、１ ９９４年４月３０日出願）で作成されたコーン形状サーチモデルを使用して行な われている。差画像を使用する利点は、きずや欠陥が原因で起こるビジュアル混 同が最小限または除去されることである。しかし、この分野の当業者ならば理解 されるように、正規化相関はポストボンド画像だけを用いて行なうことも可能で ある。 正規化相関(normalized correlation)は、デイジタル画像内の多数の場所で行 われて圧痕のロケーションが突きとめられる。好適実施例では、Cognexビジョン ・プロセッサは予め存在しているソフトウェア・ライブラリ・ルーチンをコール して、このステップを非常に高速に実行する。 正規化相関は、種々のマシン・ビジョンまたは画像処理応用分野で用いられて いる手法であり、この分野では周知である。正規化相関では、相関テンプレート またはモデル（つまり、理想画像の表現）、およびそれと比較されるビデオ画像 のディジタル表現を入力として受け取る。一般的に、ディジタル化ビデオ画像は 相関テンプレートより大きくなっている。相関の出力は、最も高い相関スコア(c orrelation score)が見つかつた、ディジタル化ビデオ画像内のロケーション（ ｘ、ｙ座標になっているのが通常）と、そのロケーションの相関スコアまたは見 つからなかった(not found)という信号である。 相関スコアとは、テンプレートとビデオ画像との類似性を数学的に表わした値 であり、問題にしている特徴の品質を測る尺度として使用されている。スコアが 非常に高いときは、相関スコアは一致(match)を示している。スコアが低く、特 定のしきい値以下であれば、見つからなかったという信号が返却されることにな る。本発明の好適実施例では、正規化相関サーチに渡される相関のしきい値は、 画像がほとんど常に見つかるように低くセットされている。 好適実施例では、Cognexビジョン・プロセッサに置かれているサーチソフト ウェア・ライブラリが使用されているが、いくつかの他の正規化相関システムま たはプログラムのどれでも使用することが可能である。 ディジタル化ビデオ画像はステップＢで獲得された全画像である必要はない。 その代わりに、サーチウィンドウ(search window)が作成され、使用されるのが 一般的である。サーチウィンドウは画像の矩形領域である。圧痕が所在している と思われるロケーションを越えている、あるいは特定の位置許容範囲を超えてい る、画像の部分を除外すると、相関の実行速度は、全ディジタル化ビデオ画像を 検査する必要がある場合よりも大幅に向上することになる。また、異なる圧痕が ２つ以上画像内に現れた場合、異なる圧痕を見つけるという可能性が減少または 除去されることにもなる。 図１３に示すように、ステップＤで、本発明の方法および装置に従って結果が 報告される。好適実施例では、圧痕のロケーション（一致するものが見つかった 場合）とその相関スコアが判断メカニズム(decision-making mechanism)に報告 される。ここで、判断メカニズムとは、圧痕がその標準ロケーションのユーザ指 定距離内に見つかったかどうか、および相関スコアが高く、ボンドが許容範囲内 で形成されたかどうかを判断するソフトウェア機能である。あるアプリケーショ ンでは、判断メカニズムで使用される、これらの基準や他の基準は、ステップＡ でユーザが指定している。しかし、検査プロセス自体の過程で指定することも可 能である。判断モジュールでは、他のモジュール（エレクトロニック・ハードウ ェアやソフトウェア、場合によっては、メカニカル・デバイス）に通知される信 号を生成して、部品を拒否したり、あるいは自動フィードバック・ループを通し て、あるいはシステムからオペレータに通知される手作業調整を通してワイヤ・ ボンディングを調整したりできる。 図１１は全リングをグラフィカルに表わしたものであり、そこには、画像輝度 のフリンジングまたは変化も示されている。代表的なボンディング・システムで は、図９に示すように画像輝度に変化をもつ全リング圧痕の境界は、図１１に示 すように、中心０の両側に現れる半径ｒ０〜ｒ３としてグラフで輪郭が描かれて いる。図１２ａに示すように、圧痕に輝度変化がなければ、その境界は矩形形状 のピークＡＡで描かれることになり、ｒ３＝ｒ２およびｒ１＝ｒ０になる。輝度 変化が最小であれば、その境界は図１２ｂの三角形ピークＢＢに類似したものに なる。 この分野の当業者ならば理解されるように、上述した各種実施例は単なる例示 であり、本明細書の教示事項の精神に含まれる他のシステムは本発明の範囲に属 するものである。 本発明の好適実施例には、ビデオまたは画像信号を生成するカメラや他のデバ イスも含まれている。カメラによって生成されたビデオ信号は、この分野で周知 の手法を用いてアナログからディジタルへ変換されて、フレーム・グラバー(fra me gralber)などの画像メモリ、または画像をストアする他のデバイスへ送られ るのが代表的である。ビデオ・プロセッサ・システムはコンピュータ中央処理チ ップと入出力機能を備えており、画像メモリに結合され、本発明に従って画像処 理と分析を行なうために使用される。画像処理と分析の一部は、ビジョン・プロ セッサ・システムを制御するソフトウェア・プログラムによって行なわれるが、 この分野の当業者ならば理解されるように、特殊集積回路チップで作られた同等 回路で制御することも可能である。画像処理と分析の結果は、マシン・ビジョン 結果を要求する装置またはシステムへ電子的に送られる。別の方法として、マシ ン・ビジョン機能をもっと大きなシステムに内蔵させて、その一部として稼働さ せることも可能である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)， ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ， ＵＧ，ＵＳ，ＵＺ，ＶＮ (72)発明者 ガラカーニ，アーマン アメリカ合衆国 02138 マサチューセッ ツ州 ケンブリッジ チャウンシィー ス トリート 12 アパートメント ２

Claims (1)

  1. 【特許請求の範囲】 １．オブジェクトを光学的に検出し、該オブジェクトの画像（イメージ）をディ ジタル化し分析する手段を備えたマシン・ビジョン・システムにおいて、リード にボンディングされたワイヤにボンディング・デバイスによって形成された圧痕 （へこみ）を自動的に検出する方法であって、 ａ．ロケーション、ワイヤ角度および許容画像相関のしきい値を示すパラメー タを含んでいる、理想化圧痕のグレーレベル・モデルを構築するステップと、 ｂ．前記リードのディジタル化画像を獲得するステップと、 ｃ．前記ディジタル化画像の正規化相関サーチを前記モデルを用いて行なうス テップと、 ｄ．前記正規化相関サーチの結果を前記パラメータと比較するステップと、 ｅ．結果の信号を判断メカニズムへ引き渡すステップとを含むことを特徴とす る方法。 ２．オブジェクトを光学的に検出し、該オブジェクトの画像（イメージ）をディ ジタル化し分析する手段を備えたマシン・ビジョン・システムにおいて、リード にボンディングされたワイヤにボンディング・デバイスによって形成された圧痕 （へこみ）を自動的に検出する装置であって、 ａ．ロケーション、ワイヤ角度および許容画像相関のしきい値を示すパラメー タを含んでいる、理想化圧痕のグレーレベル・モデルを構築する手段と、 ｂ．前記リードのディジタル化画像を獲得する手段と、 ｃ．前記ディジタル化画像の正規化相関サーチを前記モデルを用いて行なう手 段と、 ｄ．前記正規化相関サーチの結果を前記パラメータと比較する手段と、 ｅ．結果の信号を判断メカニズムへ引き渡す手段とを備えたことを特徴とする 装置。
JP7528429A 1994-05-02 1995-05-01 キャピラリ圧痕の検出方法および装置 Pending JPH09504152A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/236,212 1994-05-02
US08/236,212 US5642158A (en) 1994-05-02 1994-05-02 Method and apparatus to detect capillary indentations
PCT/US1995/005320 WO1995030307A1 (en) 1994-05-02 1995-05-01 Method and apparatus to detect capillary indentations

Publications (1)

Publication Number Publication Date
JPH09504152A true JPH09504152A (ja) 1997-04-22

Family

ID=22888596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7528429A Pending JPH09504152A (ja) 1994-05-02 1995-05-01 キャピラリ圧痕の検出方法および装置

Country Status (4)

Country Link
US (1) US5642158A (ja)
JP (1) JPH09504152A (ja)
AU (1) AU2430095A (ja)
WO (1) WO1995030307A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581632A (en) * 1994-05-02 1996-12-03 Cognex Corporation Method and apparatus for ball bond inspection system
US6259827B1 (en) 1996-03-21 2001-07-10 Cognex Corporation Machine vision methods for enhancing the contrast between an object and its background using multiple on-axis images
US6075881A (en) 1997-03-18 2000-06-13 Cognex Corporation Machine vision methods for identifying collinear sets of points from an image
US6608647B1 (en) 1997-06-24 2003-08-19 Cognex Corporation Methods and apparatus for charge coupled device image acquisition with independent integration and readout
US6173070B1 (en) * 1997-12-30 2001-01-09 Cognex Corporation Machine vision method using search models to find features in three dimensional images
US6381375B1 (en) 1998-02-20 2002-04-30 Cognex Corporation Methods and apparatus for generating a projection of an image
US6687402B1 (en) 1998-12-18 2004-02-03 Cognex Corporation Machine vision methods and systems for boundary feature comparison of patterns and images
US6381366B1 (en) 1998-12-18 2002-04-30 Cognex Corporation Machine vision methods and system for boundary point-based comparison of patterns and images
US6212077B1 (en) 1999-01-25 2001-04-03 International Business Machines Corporation Built-in inspection template for a printed circuit
US6614926B1 (en) * 1999-06-29 2003-09-02 Cognex Corporation Methods and apparatuses for generating from an image a model of an object
US6684402B1 (en) 1999-12-01 2004-01-27 Cognex Technology And Investment Corporation Control methods and apparatus for coupling multiple image acquisition devices to a digital data processor
US6748104B1 (en) 2000-03-24 2004-06-08 Cognex Corporation Methods and apparatus for machine vision inspection using single and multiple templates or patterns
US6657707B1 (en) * 2000-06-28 2003-12-02 Advanced Micro Devices, Inc. Metallurgical inspection and/or analysis of flip-chip pads and interfaces
US6708574B2 (en) * 2002-05-24 2004-03-23 Agere Systems, Inc. Abnormal photoresist line/space profile detection through signal processing of metrology waveform
WO2005114422A2 (en) * 2004-05-21 2005-12-01 Pressco Technology Inc. Graphical re-inspection user setup interface
US8111904B2 (en) 2005-10-07 2012-02-07 Cognex Technology And Investment Corp. Methods and apparatus for practical 3D vision system
US8162584B2 (en) 2006-08-23 2012-04-24 Cognex Corporation Method and apparatus for semiconductor wafer alignment
US8466802B2 (en) * 2008-03-13 2013-06-18 Siemens Aktiengesellschaft Manual connecting device
CN113465529B (zh) * 2021-08-31 2021-11-23 武汉飞恩微电子有限公司 一种基于视觉识别的芯片应变测量方法与系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240750A (en) * 1978-10-02 1980-12-23 Hurd William A Automatic circuit board tester
JPS55154740A (en) * 1979-05-23 1980-12-02 Hitachi Ltd Wire bonding device
JPS6017044B2 (ja) * 1979-07-23 1985-04-30 株式会社日立製作所 印刷配線板のパタ−ン検査装置
US4439010A (en) * 1982-04-01 1984-03-27 Spectron Development Laboratories, Inc. Apparatus for combining optical images
US4441248A (en) * 1982-12-02 1984-04-10 Stanley Electric Company, Ltd. On-line inspection method and system for bonds made to electronic components
JPS60263807A (ja) * 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
JPS6362242A (ja) * 1986-09-02 1988-03-18 Toshiba Corp ワイヤボンディング装置
JPH07111998B2 (ja) * 1989-08-18 1995-11-29 株式会社東芝 ワイヤボンディング検査装置
JPH0715926B2 (ja) * 1990-09-14 1995-02-22 株式会社東芝 ワイヤボンディング検査装置
JP2845601B2 (ja) * 1990-10-09 1999-01-13 株式会社東芝 ワイヤボンディング外観検査装置
JP2851151B2 (ja) * 1990-10-12 1999-01-27 株式会社東芝 ワイヤボンディング検査装置
US5204910A (en) * 1991-05-24 1993-04-20 Motorola, Inc. Method for detection of defects lacking distinct edges
JP2969403B2 (ja) * 1991-12-02 1999-11-02 株式会社新川 ボンデイングワイヤ検査装置

Also Published As

Publication number Publication date
WO1995030307A1 (en) 1995-11-09
US5642158A (en) 1997-06-24
AU2430095A (en) 1995-11-29

Similar Documents

Publication Publication Date Title
JPH09504152A (ja) キャピラリ圧痕の検出方法および装置
US5581632A (en) Method and apparatus for ball bond inspection system
CN108802046B (zh) 一种混合集成电路组件缺陷光学检测装置及其检测方法
JP2824552B2 (ja) 自動光学検査のためのシステムおよび方法
US6035066A (en) Boundary tracking method and apparatus to find leads
JPH06323824A (ja) バンプ外観検査方法およびバンプ外観検査装置
US7899239B2 (en) Inspection method of bonded status of ball in wire bonding
JPH07111998B2 (ja) ワイヤボンディング検査装置
CN112834528A (zh) 3d缺陷检测系统及方法
US5991436A (en) Apparatus and method for inspecting wirebonds on leads
JP2000146787A (ja) 引張り試験の絞り計測方法
US6289492B1 (en) Methods and apparatuses for defining a region on an elongated object
US5331397A (en) Inner lead bonding inspecting method and inspection apparatus therefor
JP2003232624A (ja) 欠陥検査装置
JPH10112469A (ja) ワイヤボンディング検査装置
JP3385916B2 (ja) ワイヤボンディングにおけるワイヤの検出方法
JP3827895B2 (ja) ワイヤボンデイングにおけるセカンドボンディング点の検査方法
Zhang et al. Computer vision system for the measurement of IC wire-bond height
JPH10339613A (ja) ワイヤボンディングにおけるボンディング点の検査方法
JPH0982739A (ja) ボンディングワイヤ検査装置
JP3385949B2 (ja) ワイヤボンディングにおけるセカンドボンディング点の検査方法
JP2004226106A (ja) 半導体外観検査装置及び半導体外観検査方法
JP2001118880A (ja) ワイヤボンデイングにおけるファーストボンディング点の検査方法
JPH07208952A (ja) ワイヤボンディング検査方法及びワイヤボンディング検査装置
JPH07288273A (ja) ボンディングワイヤー検査装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050824

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060117