KR930003157A - 디램(dram)용장 구조용 레이저 링크 디코더로 이루어진 전자 시스템 - Google Patents

디램(dram)용장 구조용 레이저 링크 디코더로 이루어진 전자 시스템 Download PDF

Info

Publication number
KR930003157A
KR930003157A KR1019920013670A KR920013670A KR930003157A KR 930003157 A KR930003157 A KR 930003157A KR 1019920013670 A KR1019920013670 A KR 1019920013670A KR 920013670 A KR920013670 A KR 920013670A KR 930003157 A KR930003157 A KR 930003157A
Authority
KR
South Korea
Prior art keywords
transistor
transistors
input
fuse
circuit
Prior art date
Application number
KR1019920013670A
Other languages
English (en)
Inventor
브이. 트란 하입
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR930003157A publication Critical patent/KR930003157A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

디램(DRAM)용장 구조용 레이저 링크 디코더로 이루어진 전자 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 DRAM용장 조의 제1의 양호한 실시예의 개략도,
제3도는 선택된 구성 부품을 분해하여 도시한 64메가비트 DRAM을 구현한 본 발명의 제1의 양호한 실시예의 배치도.

Claims (9)

  1. 컴퓨터, 고품위 텔레비젼, 향상된 화질의 텔레비젼 및 전신 시스템으로 구성된 그룹으로부터 선택된 전자 시스템에 있어서, 디코더로 이루어지는 회로를 포함하고, 상기 디코더가, 다수의 트랜지스터, 상기 다수의 트랜지스터의 각각에 접속되고 각각에 공통인 신호 라인, 상기 다수의 트랜지스터들 중 관련된 1개에 트랜지스터에 각각 접속되고 휴즈를 포함하는 다수의 입력 회로 및 서로 직렬로 접속되고, 상기 다수의 트랜지스터들 중 관련된 1개 트랜지스터에 각각 접속되는 다수의 휴즈를 포함하는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서, 상기 각각의 휴즈가 레이저에 의해 끊어질 수 있는 것을 특징으로 하는 시스템.
  3. 제1항에 있어서, 상기 신호 라인에 접속되기 위해 프리차지 회로를 더 포함하는 것을 특징으로 하는 시스템.
  4. 제1항에 있어서, 상기 입력 회로가 제1, 제2및 제3트랜지스터를 포함하고, 상기 제1트랜지스터가 상기 인버터의 출력 및 상기 입력 회로의 휴즈에 접속되며, 상기 제2트랜지스터가 상기 인버터의 입력 및 상기 입력 트랜지스터의 휴즈에 접속되고 상기 제3트랜지스터가 상기 제1 및 제2트랜지스터에 접속되는 것을 특징으로 하는 시스템.
  5. 제1항에 있어서, 서로 상보인 입력 신호를 수신하도록 각각 동작할 수 있는 한 쌍의 트랜지스터로 이루어지고, 상기 디코더를 디스에이블시키기 위한 회로 및 상기 신호 라인에 접속되고 상기 관련된 트랜지스터 쌍에 각각 접속된 한 쌍의 휴즈를 포함하는 것을 특징으로 하는 시스템.
  6. 제1항에 있어서, 각 트랜지스터가 n채널 트랜지스터인 것을 특징으로 하는 시스템.
  7. 제1항에 있어서, 각 트랜지스터가 p채널 트랜지스터인 것을 특징으로 하는 시스템.
  8. 제1항에 있어서, 각 트랜지스터가 바이폴라 트랜지스터인 것을 특징으로 하는 시스템
  9. 제4항에 있어서, 상기 제1트랜지스터의 게이트가 상기 인버터의 출력 및 상기 제3트랜지스터의 게이트에 접속되고, 상기 제1트랜지스터의 드레인이 상기 입력 회로 휴즈, 상기 제2트랜지스터의 게이트 및 상기 인버터의 입력에 접속되는 것을 특징으로 하는 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920013670A 1991-07-31 1992-07-30 디램(dram)용장 구조용 레이저 링크 디코더로 이루어진 전자 시스템 KR930003157A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73904791A 1991-07-31 1991-07-31
US739,047 1991-07-31

Publications (1)

Publication Number Publication Date
KR930003157A true KR930003157A (ko) 1993-02-24

Family

ID=24970580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013670A KR930003157A (ko) 1991-07-31 1992-07-30 디램(dram)용장 구조용 레이저 링크 디코더로 이루어진 전자 시스템

Country Status (3)

Country Link
EP (1) EP0529330A3 (ko)
JP (1) JPH06195994A (ko)
KR (1) KR930003157A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59310168D1 (de) * 1993-02-19 2001-06-07 Infineon Technologies Ag Spalten-Redundanz-Schaltungsanordnung für einen Speicher
TW360822B (en) * 1997-03-31 1999-06-11 Ibm Method of making a memory fault-tolerant using a variable size redundancy replacement configuration
DE19740933C2 (de) 1997-09-17 2000-05-18 Siemens Ag Dynamischer Speicher mit zwei Betriebsarten
US6018483A (en) * 1998-12-10 2000-01-25 Siemens Aktiengesellschaft Distributed block redundancy for memory devices
US6052318A (en) * 1998-12-22 2000-04-18 Siemens Aktiengesellschaft Repairable semiconductor memory circuit having parrel redundancy replacement wherein redundancy elements replace failed elements

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184796A (ja) * 1988-01-19 1989-07-24 Nec Corp 半導体メモリ装置

Also Published As

Publication number Publication date
JPH06195994A (ja) 1994-07-15
EP0529330A3 (en) 1993-09-29
EP0529330A2 (en) 1993-03-03

Similar Documents

Publication Publication Date Title
KR910017773A (ko) 버퍼 회로
KR900015464A (ko) 논리신호 기억과 전송회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR880011797A (ko) 반도체 기억장치
KR960009413A (ko) 디지탈 전압 시프터 및 이를 이용한 시스템
KR910021051A (ko) 어드레스 디코드회로
KR880011794A (ko) 다이나믹형 디코우더 회로
KR870009528A (ko) 버퍼회로
KR970051355A (ko) 동기형 반도체 메모리 장치의 컬럼 리던던시 회로
KR970063278A (ko) 반도체 메모리
KR930003157A (ko) 디램(dram)용장 구조용 레이저 링크 디코더로 이루어진 전자 시스템
ATE81738T1 (de) Cmos-verriegelungsschaltungen.
KR910017767A (ko) 단일 단자형 mos-ecl 출력버퍼
KR970016535A (ko) 어드레스 디코더
KR930006875A (ko) 집적회로
KR920001554A (ko) Dram 용장 구조용 레이저 링크 디코더
KR920022298A (ko) 레벨 변환 출력 회로
KR940000256Y1 (ko) 반가산기 회로
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR910017424A (ko) 반도체 집적회로 장치의 메모리셀 회로
JP2818500B2 (ja) 半導体集積回路
KR0152906B1 (ko) 어드레스전송 검출회로
KR970055457A (ko) 멀티플렉서와 래치 결합회로
KR100223737B1 (ko) 멀티플렉서
KR920019089A (ko) Ecl 레벨 신호를 mos-레벨 신호로 변환하기 위한 레벨 변환 회로와 그 레벨 변환 회로를 갖는 어드레스 신호 디코딩 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid