KR920001554A - Dram 용장 구조용 레이저 링크 디코더 - Google Patents

Dram 용장 구조용 레이저 링크 디코더 Download PDF

Info

Publication number
KR920001554A
KR920001554A KR1019910010086A KR910010086A KR920001554A KR 920001554 A KR920001554 A KR 920001554A KR 1019910010086 A KR1019910010086 A KR 1019910010086A KR 910010086 A KR910010086 A KR 910010086A KR 920001554 A KR920001554 A KR 920001554A
Authority
KR
South Korea
Prior art keywords
transistor
input
transistors
decoder
circuit
Prior art date
Application number
KR1019910010086A
Other languages
English (en)
Inventor
브이. 트랜 하입
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR920001554A publication Critical patent/KR920001554A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

내용 없음

Description

DRAM용장 구조용 레이저 링크 디코더
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 선택된 부품의 분해도와 64메가 DRAM으로 실시하는 본 발명의 제1의 양호한 배치상태를 도시한 도면.

Claims (9)

  1. 다수의 트랜지스터; 상기 다수의 트랜지스터들의 각각에 공통으로 접속된 신호라인; 상기 다수의 트랜지스터들중 관련된 1개의 트랜지스터에 접속되고, 퓨우즈를 각각 포함하는 다수의 입력 회로; 및 함께 직렬로 접속되고, 상기 다수의 트랜지스터들중 관련된 1개의 트랜지스터에도 접속되는 상기 다수의 입력 회로로부터의 다수의 퓨우즈를 포함하는 것을 특징으로 하는 디코더.
  2. 제1항에 있어서, 각각의 상기 퓨우즈가 레이저에 의해 끊어질 수 있는 것을 특징으로 하는 디코더.
  3. 제1항에 있어서, 상기 신호 라인에 접속되는 프리챠지회로를 포함하는 것을 특징으로 하는 리코더.
  4. 제1항에 있어서, 상기 인버터의 출력 및 상기 입력 회로 퓨우즈에 접속되는 상기 입력 회로의 제1의 트랜지스터, 상기 인버터의 입력 및 상기 입력 회로 퓨우즈에 접속되는 상기 입력회로의 제2의 트랜지스터, 및 상기 제1및 제2의 트랜지스터에 접속되는 상기 입력 회로의 제3의 트랜지스터를 포함하는 것을 특징으로 하는 디코더.
  5. 제1항에 있어서 한쌍의 트랜지스터들로부터 다른 트랜지스터로의 입력 신호의 보수 신호를 수신하도록 각각 동작하는 한 쌍의 트랜지스터들을 포함하고, 상기 디코더를 디스에이블시키기 위한 회로; 및 한 쌍의 퓨우즈들로부터 관련된 트랜지스터에 접속되고, 상기 신호 라인에 접속된 상기 한쌍의 퓨우즈를 포함하는 것을 특징으로 하는 디코더.
  6. 제1항에 있어서, 각각의 트랜지스터가 n채널 트랜지스터인 것을 특징으로 하는 디코더.
  7. 제1항에 있어서, 각각의 트랜지스터가 p채널 트랜지스터인 것을 특징으로 하는 디코더.
  8. 제1항에 있어서, 각각의 트랜지스터가 바이폴라 트랜지스터인 것을 특징으로 하는 디코더.
  9. 제4항에 있어서, 상기 제1의 트랜지스터의 베이스에 상기 인버터 및 상기 제3의 트랜지스터의 출력이 접속되고, 상기 제1의 트랜지스터의 드레인에 상기 입력 회로 퓨우즈, 상기 제2의 트랜지스터의 게이트 및 상기 인버터의 입력이 접속되는 것을 특징으로 하는 디코더.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910010086A 1990-06-19 1991-06-18 Dram 용장 구조용 레이저 링크 디코더 KR920001554A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54025490A 1990-06-19 1990-06-19
US540,254 1990-06-19

Publications (1)

Publication Number Publication Date
KR920001554A true KR920001554A (ko) 1992-01-30

Family

ID=24154664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010086A KR920001554A (ko) 1990-06-19 1991-06-18 Dram 용장 구조용 레이저 링크 디코더

Country Status (6)

Country Link
EP (1) EP0469252B1 (ko)
JP (1) JP2963789B2 (ko)
KR (1) KR920001554A (ko)
CN (1) CN1057543A (ko)
DE (1) DE69128746T2 (ko)
TW (1) TW203147B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19726881A1 (de) * 1997-06-24 1999-01-07 Siemens Ag Halbleiterschaltungsvorrichtung und Verfahren zur Herstellung
JPH11260924A (ja) * 1998-03-10 1999-09-24 Mitsubishi Electric Corp 半導体集積回路装置のテスト方法
JP2020178010A (ja) * 2019-04-17 2020-10-29 キオクシア株式会社 半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137192A (ja) * 1981-12-29 1983-08-15 Fujitsu Ltd 半導体記憶装置
JPS593795A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体記憶装置
US4538247A (en) * 1983-01-14 1985-08-27 Fairchild Research Center Redundant rows in integrated circuit memories
EP0213044A3 (en) * 1985-08-20 1989-03-22 STMicroelectronics, Inc. Defective element disabling circuit having a laser-blown fuse

Also Published As

Publication number Publication date
EP0469252A1 (en) 1992-02-05
TW203147B (ko) 1993-04-01
JP2963789B2 (ja) 1999-10-18
EP0469252B1 (en) 1998-01-21
DE69128746D1 (de) 1998-02-26
JPH04229498A (ja) 1992-08-18
DE69128746T2 (de) 1998-07-16
CN1057543A (zh) 1992-01-01

Similar Documents

Publication Publication Date Title
KR870011616A (ko) 센스 앰프
KR920019090A (ko) 레벨 인버터회로
KR870006728A (ko) Bimos 회로
KR880012014A (ko) Bimos 논리회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR900002558A (ko) 출력회로
KR910002127A (ko) 전원절환회로
KR920003656A (ko) 집적회로
KR920001554A (ko) Dram 용장 구조용 레이저 링크 디코더
KR910017767A (ko) 단일 단자형 mos-ecl 출력버퍼
KR910003936A (ko) 스위칭 매트릭스 개폐소자
KR930003157A (ko) 디램(dram)용장 구조용 레이저 링크 디코더로 이루어진 전자 시스템
KR910016008A (ko) 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로
KR910017424A (ko) 반도체 집적회로 장치의 메모리셀 회로
KR900013655A (ko) 반도체 회로
KR980004997A (ko) 반도체 메모리 장치의 감지 증폭 회로
KR960008854A (ko) 어드레스의 래치 및 매칭 겸용 회로
KR920010642A (ko) Sog형 게이트 어레이용 sram셀
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR920015552A (ko) 동기식 ecl-cmos 트랜슬레이터
KR930014570A (ko) 출력버퍼회로
KR970024602A (ko) 배타적 nor 회로
KR960002865A (ko) 저전력 소모용 스택틱 램
KR970078021A (ko) 트랜지스터 수가 감소된 3개 입력을 갖는 배타적 노아 게이트
KR850003463A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee