KR930001224A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR930001224A
KR930001224A KR1019920011418A KR920011418A KR930001224A KR 930001224 A KR930001224 A KR 930001224A KR 1019920011418 A KR1019920011418 A KR 1019920011418A KR 920011418 A KR920011418 A KR 920011418A KR 930001224 A KR930001224 A KR 930001224A
Authority
KR
South Korea
Prior art keywords
section
inverter
circuit
type transistor
output terminal
Prior art date
Application number
KR1019920011418A
Other languages
English (en)
Other versions
KR960003596B1 (ko
Inventor
야스시 가메다
게티치 나카무라
히로시 다카모토
다카유키 하리마
마코토 세가와
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR930001224A publication Critical patent/KR930001224A/ko
Application granted granted Critical
Publication of KR960003596B1 publication Critical patent/KR960003596B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예의 블록 구성도.

Claims (4)

  1. 복수의 메모리 셀(3)을 지니는 메모리 셀 어레이를 임의수의 상기 메모리 셀을 지니는 섹션 셀 어레이(9)로 구획하고, 상기 각 섹션 셀 어레이 내에 있어서, 워드선 방향으로 늘어서는 상기메모리 셀의 복수를 동일한 섹션워드선(7)에 접속하고, 상기 복수의 섹션 셀 어레이에 공통한 메인 워드선(6)상의 신호와 상기 각 섹션 셀 어레이에 대응하여 설치된 섹션 선택선(8)상의 섹션 선택 신호와의 논리를 논리회로(11)에서 취함으로써 상기 섹션 어레이의 어떠한 것에 있어서의 상기 섹션 워드선을 선택하도록 한 반도체 기억장치에 있어서, 상기 논리 회로를 제1인버터 (Inv.1), CMOS 타입의 제2인버터(Inv.2)및 N형 트랜지스터(14)로 구성하고 상기 메인 워드선을 상기 제1및 제2인버터의 입력단에 접속하고, 상기 섹션 선택선을 상기n형 트랜지스터의 드레인과 상기 제2인버터의 P형 트랜지스터의 소스에 접속하고, 상기 N형 트랜지스터의 게이트에 상기 제1인버터의 출력단을 접속하고, 이 트랜지스터의 소스 및 상기 제2의 인버터의 출력단을 상기 섹션 워드선에 접속한 것을 특징으로 하는 반도체 기억 장치.
  2. 제1항에 있어서, 상기 섹션 선택선에 상기 섹션 선택 신호를 출력하는 섹션 선택 신호 출력 회로(12)를 가지며, 상기회로는 BiCMOS 인버터(10)와, 인버터(15)와, P형 트랜지스터(Pch)를 가지며, 상기 BiCMOS 인버터의 출력단을 상기 섹션 선택선과, 상기 인버터의 입력단과 상기 P형 트랜지스터의 드레인에 접속하고, 상기 인버터의 출력단을 상기 P형 트랜지스터의 게이트에 접속하고 상기 P형 트랜지스터의 소스를 전원 전압(Vcc)에 접속한 것을 특징으로 하는 반도체 기억장치치.
  3. 제1항에 있어서, 상기 섹션 선택선에 상기 섹션 선택 신호를 출력하는 섹션 선택 신호 출력 회로(12)를 지니며, 상기회로는 BiCMOS 인버터(10)와, 인버터(15)와, 지연회로(13)와, 서로 직렬로 접속된 제1P형 트랜지스터(Pch1) 및 제2P형 트랜지스 (Pch2)를 지니며 상기 BiCMOS 인버터의 출력단을 상기 섹션 션택선과, 상기 인버터의 입력단과 상기 지연 회로의 입력단에 접속하고, 상기 인버터의 출력단을 상기 제1P형 트랜지스터 게이트에 접속하고, 상기 제1P형 트랜지스터의 게이트에 접속하고, 상기 지연 회로의 출력단을 상기 제1P형 트랜지스터의 소스를 전원 전압(Vcc)에 접속하고, 상기 제2P형 트랜지스터의 드레인을 상기 섹션 선택선에 접속한 것을 특징으로 하는 반도체 기억장치.
  4. 제1항에 있어서, 상기 섹션 선택선에 상기 섹션 선택 신호를 출력하는 섹션 선택 신호 출력 회로 (12)를 지니고, 상기 회로는 BiCMOS 인버터(10)와, 지연회로(13)와, 논리 회로(16)와, P형 트랜지스터(Pch)를 지니고, 상기 BiCMOS 인버터의 출력단을 상기 섹션 선택과 지연 회로의 입력단과, 상기 P형 트랜지스터의 드레인과 상기 논리 회로의 제1의 입력단에 접속하고, 상기 지연회로의 출력단을 상기 논리 회로의 제2의 입력단에 접속하고 상기 논리 회로의 출력단을 상기 P형 트랜지스터의 게이트에 접속하고, 상기 P형 트랜지스터의 소스를 전원전압(Vcc)에 접속한 것을 특징으로 하는 반도체 기억장치
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920011418A 1991-06-27 1992-06-27 반도체 기억 장치 KR960003596B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03157112A JP3109750B2 (ja) 1991-06-27 1991-06-27 半導体記憶装置
JP91-157112 1991-06-27

Publications (2)

Publication Number Publication Date
KR930001224A true KR930001224A (ko) 1993-01-16
KR960003596B1 KR960003596B1 (ko) 1996-03-20

Family

ID=15642491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011418A KR960003596B1 (ko) 1991-06-27 1992-06-27 반도체 기억 장치

Country Status (3)

Country Link
US (2) US5467317A (ko)
JP (1) JP3109750B2 (ko)
KR (1) KR960003596B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867721A (en) * 1995-02-07 1999-02-02 Intel Corporation Selecting an integrated circuit from different integrated circuit array configurations
US7161826B2 (en) * 2004-06-30 2007-01-09 Intel Corporation Low-noise leakage-tolerant register file technique

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795395B2 (ja) * 1984-02-13 1995-10-11 株式会社日立製作所 半導体集積回路
JPS6120292A (ja) * 1984-07-05 1986-01-29 Toshiba Corp 半導体記憶装置
JPS6120293A (ja) * 1984-07-05 1986-01-29 Mitsubishi Electric Corp 半導体メモリ装置
JPH0713878B2 (ja) * 1985-06-20 1995-02-15 三菱電機株式会社 Ｃｍｏｓトランジスタ回路
JPH0616360B2 (ja) * 1985-08-02 1994-03-02 沖電気工業株式会社 Ｍｏｓ型リ−ドオンリ−メモリ装置
JPH0778993B2 (ja) * 1985-11-05 1995-08-23 株式会社日立製作所 半導体メモリ
JP2548737B2 (ja) * 1987-08-25 1996-10-30 三菱電機株式会社 ドライバ回路
JPH01245489A (ja) * 1988-03-25 1989-09-29 Hitachi Ltd 半導体記憶装置

Also Published As

Publication number Publication date
USRE36404E (en) 1999-11-23
JPH052886A (ja) 1993-01-08
KR960003596B1 (ko) 1996-03-20
US5467317A (en) 1995-11-14
JP3109750B2 (ja) 2000-11-20

Similar Documents

Publication Publication Date Title
KR850006234A (ko) 반도체 집적회로
KR850004855A (ko) 반도체 메모리 장치
KR860000659A (ko) M0s 스태틱형 ram
KR880011797A (ko) 반도체 기억장치
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR880003335A (ko) 각각이 3상태중 하나를 기억하는 메모리셀을 갖춘 판독전용기억(rom)장치
KR950004534A (ko) 레벨 쉬프터
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR920008769A (ko) 비소멸성 반도체 기억 장치용 센스 증폭기
KR950010097A (ko) 반도체 집적 회로 장치
KR900000915A (ko) 불휘발성 반도체 메모리
KR900010776A (ko) 메모리를 내장한 집적 회로
KR890012319A (ko) 반도체 집적 회로장치
KR890007287A (ko) 반도체 기억장치
KR930001224A (ko) 반도체 기억 장치
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
KR930005014A (ko) 반도체 기억장치
KR960035646A (ko) 반도체 메모리 디바이스용 논리 회로
KR970063262A (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
KR850005704A (ko) 기억장치용 신호전달회로
KR890012445A (ko) 푸시-풀 출력회로
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
KR920001521A (ko) 반도체기억장치
KR840004308A (ko) 반도체 기억장치
KR850004876A (ko) 이중 다결정 구조를 갖는 스태틱 메모리셀

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080227

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee