KR920010919A - 고집적 반도체 메모리장치 - Google Patents
고집적 반도체 메모리장치 Download PDFInfo
- Publication number
- KR920010919A KR920010919A KR1019900019370A KR900019370A KR920010919A KR 920010919 A KR920010919 A KR 920010919A KR 1019900019370 A KR1019900019370 A KR 1019900019370A KR 900019370 A KR900019370 A KR 900019370A KR 920010919 A KR920010919 A KR 920010919A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- insulating film
- conductive layer
- trench
- isolation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도는 제2도의 A-A'선 단면도, 제5A도는 제4도의 A-A선 단면도, 제7A도는 제6도의 A-A선 단면도.
Claims (13)
- 제1전도형의 반도체기판에 하나의 스위칭트랜지스터와 하나의 캐패시터를 가지는 복수의 메모리셀을 구비한 고집적 반도체 메모리장치에 있어서, 상기 반도체기판의 소정영역에 형성되는 트렌치; 상기 트렌치의 내면에 형성되는 소자분리용 절연막; 상기 소자분리용 절연막에 인접한 상기 반도체기판의 표면근방에 형성되고 상기 반도체기판과 반대전도형인 상기 스위칭트랜지스터의 소스영역; 상기 소스영역에 인접한 상기 반도체기판상에 형성되는 상기 스위칭트랜지스터의 게이트절연막; 상기 게이트절연막에 인접한 상기 소스영역과 반대편의 상기 반도체기판의 포면근방에 형성되고 상기 소그영역과 동일 전도형인 상기 스위칭트랜지스터의 드레인영역; 상기 게이트절연막상과, 상기 트렌치내의 소자분리형 절연막의 일측벽에 형성되는 워드라인 도전층; 상기 제1도전층을 덮는 층간절연막; 상기 게이트절연막상의 워드라인 도전층과, 상기 소스영역과, 상기 트렌치내의 워드라인 도전층상의 층간 절연막위에 형성되고 상기 소스영역과 전기적으로 접촉되는 상기 캐패시터의 하부전극도전층; 상기 하부전극도전층을 덮는 상기 캐패시터의 절연막; 및 상기 절연막상에 형성되고 상기 캐패시터의 상부전극 도전층을 구비한 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제1항에 있어서, 상기 트렌치의 깊이는 1∼3㎛정도인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제1항에 있어서, 상기 소자분리용 절연막의 두께는 500∼1500Å 정도인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제1항에 있어서, 상기 워드라인 도전층, 상부 및 하부 도전층은 폴리실리콘인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제1전도형의 반도체기판에 하나의 스위칭트랜지스터와 하나의 캐패시터를 가지는 복수의 메모리셀을 구비한 고집적 반도체 메모리장치에 있어서, 상기 각 스위칭트랜지스터를 형성하기 위한 상기 반도체기판의 복수의 액티브영역; 상기 각 액티브영역을 아이솔레이션시키기 위한 상기 반도체기판의 소자분리영역; 상기 반도체기판의 소자분리영역에 형성되는 트렌치; 상기 트렌치 내면에 형성되는 소자분리용 절연막; 상기 각 액티브영역을 로우방향으로 분리하기 위한 상기 트렌치내의 소자분리용 절연막에 인접한 상기 각 액티브영역의 반도체기판의 표면부근에 형성되고 상기 반도체기판과 반대전도형인 상기 각 스위칭트랜지스터의 소스영역; 상기 소스영역에 인접한 상기 각 액티브영역의 반도체기판상에 형성되는 상기 각 스위칭트랜지스터의 게이트절연막; 상기 게이트 절연막에 인접한 상기 소스영역과 반대편의 상기 각 액티브영역의 반도체기판의 표면부근에 형성되는 상기 각 스위칭트랜지스터의 드레인영역; 상기 각 게이트절연막과 떨어진 상기 각 소오스영역의 일부 반도체기판상과, 상기 각 액티브영역 주변의 상기 트렌치내의 상기 소자분리용 절연막의 일측벽에 형성되는 상기 각 캐패시터의 하부전극 도전층; 상기 모든 제1도전층을 덮는 상기 모든 캐패시터의 절연막; 상기 절연막상에 형성되는 상기 모든 캐패시터의 상부전극 도전층; 상기 상부전극 도전층을 덮는 제1층간절연막; 상기 각 게이트절연막상과 상기 제1층간절연막 상에 형성되고 컬럼방향으로 연장되는 스트립상의 워드라인 도전층; 상기 워드라인 도전층을 덮는 제2층간절연막; 상기 제2층간절연막상에 형성되고 표면이 대체적으로 평탄한 표면보호층; 및 상기 표면보호층상에 열방향으로 연장되고 로우방향으로 배열되는 상기 각 트레인영역에 전기적으로 접촉되는 스트립상의 비트라인 도전층을 구비한 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제5항에 있어서, 상기 트렌치의 깊이는 1∼3㎛정도인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제5항에 있어서, 상기 소자분리용절연막 두께는 500∼1500Å 정도인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제5항에 있어서, 상기 상부 및 하부 도전층과, 워드라인 도전층은 폴리실리콘인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제1전도형의 반도체기판에, 하나의 스위칭트랜지스터와 하나의 캐패시터를 가지는 복수의 메모리셀을 구비한 고집적 반도체 메모리장치에 있어서, 상기 각 스위칭트랜지스터를 형성하기 위한 상기 반도체기판의 복수의 액티브 영역; 상기 각 액티브 영역을 아이솔레이션 시키기위한 상기 반도체 기판의 소자분리영역; 상기 반도체기판의 소자분리영역에 형성되는 트렌치; 상기 트렌치 내면에 형성되되 액티브영역을 로우방향으로 분리하기 위한 트렌치내에서는 상기 반도체기판의 주표면으로부터 소정깊이 만큼 낮게 트렌치 내면에 형성되는 소자분리용 절연막; 상기 각 액티브영역을 로우방향으로 분리하기 위한 상기 트렌치내의 소자분리용 절연막에 인접한 상기 각 액티브 영역의 반도체기판의 표면 및 측벽부근에 형성되고 상기 반도체기판과 반대 전도형인 상기 각 스위칭 트랜지스터의 소스영역; 상기 소스영역에 인접한 상기 각 액티브영역의 반도체기판상에 형성되는 상기 각 스위칭트랜지스터의 게이트절연막; 상기 게이트절연막에 인접한 상기 소스영역과 반대편의 상기 각 액티브영역의 반도체기판의표면부근에 형성되는 상기 각 스위칭트랜지스터의 드레인영역; 상기 각 액티브영역의 상기 소스영역이 형성되는 측벽과, 상기 각 액티브영역 주변의 상기 트렌치내의 상기 소자분리용 절연막의 일측벽에 형성되는 상기 각 캐패시터의 하부전극 도전층; 상기 모든 제1도전층과, 상기 각 액티브영역의 게이트절연막과 떨어진 상기 각 소스영역의 일부 반도체 기판상을 덮는 상기 모든 캐패시터의 절연막; 상기 절연막상에 형성되는 상기 모든 캐패시터의 상부전극 도전층; 상기 제2도전층을 덮는 제1층간절연막; 상기 각 게이트절연막상과 상기 제1층간절연막상에 형성되고 컬럼방향으로 연장되는 스트립상의 워드라인 도전층; 상기 제3도전층을 덮는 제2층간절연막; 상기 제2층간절연막 상에 형성되는 표면이 대체적으로 평탄한 표면보호층; 및 상기 표면보호층상에 열방향으로 연장되는 로우방향으로 배열되는 상기 각 드레인영역에 전기적으로 접촉되는 스트립상의 비트라인 도전층을 구비한 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제9항에 있어서, 상기 트렌치의 깊이는 1∼3㎛정도인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제9항에 있어서, 상기 소자분리용 절연막의 두께는 500∼1500Å정도인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제9항에 있어서, 상기 반도체기판의 주표면으로부터 소정깊이는 0.3∼0.5㎛정도인 것을 특징으로 하는 고집적 반도체 메모리장치.
- 제9항에 있어서, 상기 상부 및 하부 도전층과 워드라인 도전층은 폴리실리콘인 것을 특징으로 하는 고집적 반도체 메모리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900019370A KR920010919A (ko) | 1990-11-28 | 1990-11-28 | 고집적 반도체 메모리장치 |
| JP3057199A JPH0821692B2 (ja) | 1990-11-28 | 1991-03-20 | 高集積半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900019370A KR920010919A (ko) | 1990-11-28 | 1990-11-28 | 고집적 반도체 메모리장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920010919A true KR920010919A (ko) | 1992-06-27 |
Family
ID=19306656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900019370A KR920010919A (ko) | 1990-11-28 | 1990-11-28 | 고집적 반도체 메모리장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0821692B2 (ko) |
| KR (1) | KR920010919A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271557B1 (en) * | 1999-10-05 | 2001-08-07 | Infineon Technologies Ag | Center node for deep trench capacitors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828471B2 (ja) * | 1987-12-07 | 1996-03-21 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JPH07109876B2 (ja) * | 1988-09-09 | 1995-11-22 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| JP2770343B2 (ja) * | 1988-10-06 | 1998-07-02 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
-
1990
- 1990-11-28 KR KR1019900019370A patent/KR920010919A/ko not_active Application Discontinuation
-
1991
- 1991-03-20 JP JP3057199A patent/JPH0821692B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582752A (ja) | 1993-04-02 |
| JPH0821692B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860002145A (ko) | 반도체 기억장치 | |
| KR930006930A (ko) | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 | |
| KR860008609A (ko) | 반도체 기억장치와 제조방법 | |
| KR950024359A (ko) | 반도체장치 | |
| KR890702254A (ko) | 집적회로 트랜치 셀 | |
| KR840006873A (ko) | 반도체 메모리 | |
| ATE79202T1 (de) | Transistorvaraktoranordnung fuer dynamische halbleiterspeicher. | |
| KR910020904A (ko) | 반도체기억장치 및 그 제조 방법 | |
| KR870009381A (ko) | 트렌치 콘덴서를 갖춘 다이나믹 랜덤 억세스메모리 | |
| KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
| KR920001753A (ko) | 종형 mos 트랜지스터와 그 제조 방법 | |
| KR920010904A (ko) | 반도체 기억회로 장치와 그 제조방법 | |
| KR950012723A (ko) | 반도체장치 및 그 제조방법 | |
| KR930010013B1 (ko) | 다이나믹 랜덤 액세스 메모리 디바이스 | |
| KR920022479A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조 방법 | |
| KR850004875A (ko) | 반도체 메모리 장치 | |
| KR860000716A (ko) | 다이내믹형 메모리셀과 그 제조방법 | |
| KR920020729A (ko) | 누설 전류 억제에 효과가 있는 구조를 갖는 메모리 셀을 구비하는 반도체 집적 회로 장치 및 그의 제조 방법 | |
| KR920001731A (ko) | 장벽층을 통해 확산영역에 접속된 기억 캐패시터를 갖고 있는 반도체 메모리 | |
| KR950002040A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR960019727A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR850006782A (ko) | 반도체 메모리 | |
| KR960012495A (ko) | 메모리 셀용 스위칭 트랜지스터 및 캐패시터 | |
| KR920010919A (ko) | 고집적 반도체 메모리장치 | |
| US5248891A (en) | High integration semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |