KR920005607B1 - 문자 표시 장치 - Google Patents

문자 표시 장치 Download PDF

Info

Publication number
KR920005607B1
KR920005607B1 KR1019890002827A KR890002827A KR920005607B1 KR 920005607 B1 KR920005607 B1 KR 920005607B1 KR 1019890002827 A KR1019890002827 A KR 1019890002827A KR 890002827 A KR890002827 A KR 890002827A KR 920005607 B1 KR920005607 B1 KR 920005607B1
Authority
KR
South Korea
Prior art keywords
display
window
circuit
signal
control circuit
Prior art date
Application number
KR1019890002827A
Other languages
English (en)
Other versions
KR890015113A (ko
Inventor
게이지 이바라
신지 가와모또
Original Assignee
니뽕 빅터 가부시끼가이샤
다까노 시즈오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽕 빅터 가부시끼가이샤, 다까노 시즈오 filed Critical 니뽕 빅터 가부시끼가이샤
Publication of KR890015113A publication Critical patent/KR890015113A/ko
Application granted granted Critical
Publication of KR920005607B1 publication Critical patent/KR920005607B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

내용 없음.

Description

문자 표시 장치
제1도는 본 발명에 따른 문자 표시 장치의 한 실시예 블럭 구성도.
제2도는 본 발명 장치의 주요부의 하나인 CRTC의 구체적인 블럭 구성도.
제3a도는 본 발명 장치의 실제의 표시 화면의 정면도.
제3b도는 표시 화면중의 임의의 화소의 확대도.
제4도는 라스트 넘버등의 신호 처리 동작 설명용 원리도.
제5도는 하나의 윈도우내 신호를 표시한 설명도.
제6도는 윈도우 제어 회로의 구체적인 회로 구성도.
제7도는 전송 요구 신호 CGRQ의 발생 회로의 구체적인 회로 구성도.
제8a도는 실화면에서의 표시예를 표시한 정면도.
제8b 내지 8d도는 제8a도의 파선 I-I에 있어서 각 신호의 동작 상황을 표시한 신호 파형도.
제9a도는 물리 메모리 배치도.
제9b도는 물리 메모리에 대응하는 논리 화면도.
제10도는 구체적인 신호 처리의 계통적 설명도.
제11a 내지 제11f도는 윈도우 표시의 절환 동작을 표시한 타이밍챠트.
제12a 내지 12e도는 멀티윈도우 화면에서의 잘라내는 배치 개념도.
* 도면의 주요부분에 대한 부호의 설명
1 : 표시화면 2 : 화소
10 : 문자 표시 장치 11 : CRTC(표시 제어 회로)
12 : 표시용 메로리 13 : 표시용 클럭 발생 회로
15 : 표시 회로 16 : CPU(중앙 연산 처리부)
17 : ROM 18 : RAM
19 : 인터페이스 회로 21 : 표시용 동기 신호 발생 회로
23 : 설정 레지스터 24 : 스크롤, 라스트 넘버 발생 회로
25 : 윈도우 제어 회로 26 : 카솔 어드레스 비교 회로
27 : 라스트 넘버 선택기 28 : RAM 1/F
31 : 우선순위 레지스터 32 : 절환 회로
33 : 우선순위 인코더 34 : 비교 회로
본 발명은 컴퓨터의 출력 단말 장치등에 사용되는 문자 표시 장치에 관한 것이다. 문자 표시 장치(이하 간단히 「표시 장치」라고 기술한다)에 문자나 패턴등(이하 이것들을 「도형」이라고 호칭할때도 있다)를 표시시키는 컴퓨터(이하 특히 퍼스널 컴퓨터를 예로들어 설명하기 때문에 「퍼스컴」이라고 기술한다)에 있어서, 각종의 데이타 처리를 실행하고 있는 과정에서, 현재 어떠한 상태에서 퍼스컴이 그것을 실행하고 있는가를 기억하고, 그것에 의하여 제어를 여러가지로 변화시켜서 처리를 완성하고 있다. 이들 기억하고 있는 퍼스컴의 상황을 「스테이터스」라고 부르고 있으며, 단일 표시 장치에 복수의 화면을 표시시킬(소위 「멀티 윈도우 표시」)때의 필요 불가결한 기능이다. 종래의 문자 표시 장치에 있어서, 멀티 윈도우 표시를 행하기 위한 윈도우의 잘라냄, 배치, 겹치기, 표시/비표시 등의 조작은, 모든 소프트웨어로 프로그램을 짜서 행하기 때문에, 표시용 메모리내의 표시 내용의 정정이나, 이동에 시간이 소요되며, 멀티 윈도우 표시를 간단히 하거나 용이하지 못하는 결점이 있다.
본 발명의 문자 표시 장치는, 표시용 동기 신호 발생 회로, 설정 레지스터 윈도우 제어 회로, 라스트 넘버 선택기등을 내장하고 표시 장치상에 있어서의 멀티 윈도우 표시 동작의 제어를 주관하는 표시 제어 회로와, 상기 표시 제어 회로에 의해 지정된 어드레스 테이블의 배치등의 모든 정보를 일시 기억하는 표시용 메모리와, 상기 표시용 메모리에서 데이타를 얻고 상기 라스트 넘버 선택기에 의해서 지시된 번호에 의거해서 문자를 생성하는 문자 발생기 폰트와, 상기 문자 발생기 폰트에서 생성된 문자를 상기 표시 제어 회로에 의해서 지정된 타이밍으로 상기 표시 장치에 표시하는 표시 회로와, 이상의 모든 동작이 정연하게 행해지게 상기 각 구성 요소에 클럭 신호를 공급하는 표시용 클럭 발생 회로와, 외부로부터의 조작 신호를 인입하는 인터페이스 회로와, 인입된 신호나 작업 프로그램등을 각각 기억하는 기억부와, 이들 모든 작업의 기본적인 데이타 처리를 행하는 중앙 연산 처리부를 구비하고, 상기 표시용 메모리로서 이중 포트 다이나믹 RAN을 사용함으로써 각 윈도우마다 라스트 제어를 가능케하고 상기 설정 레지스터내등에 표시 장치에 있어서의 행방향 및 항방향의 쿨리량 표시용의 시각 어드레스 레지스터와 앤드 어드레스 레지스터 및 상기 행, 향 양방향 용의 카운터와, 상기 양방향의 논리량 표시용의 시작 어드레스 레지스너, 라스트 넘버 카운트, 및 표시 용 어드레스 테이블을 각각 복수 화면분 구비함으로서, 각 화면으로부터 1윈도우 분을 잘라내어 상기 표시 장치의 표시 화면상의 임의의 위치에 배치하여 중첩할 수 있게 구성함으로써 상기 결점을 해소한다.
도면을 참조하면서, 본 발명의 문자 표시 장치에 대하여 설명한다. 제1도는 본 발명의 표시 장치(10)의 한 실시예의 블럭 구성도이다. 이 도에 있어서, (11)은 CRTC(표시 제어 회로), (12)는 표시용 메모리, (13)은 표시용 클럭 발생 회로, (14)는 문자 발생기폰트 문자 발생기(이하 간단히 "문자 발생기"라고 기술함), (15)는 표시 회로, (16)은 CPU(중앙 연산 처리부), (17)은 ROM(Read Only Memory), (18)은 RAM(Random Access Memory), (19)는 인터페이스 회로이며, 단자(19a)로부터 키보드 K의 조작에 의하여 발생한 제어 신호를 받아 데이타 버스(9)로 출력한다. 표시용 메모리(12)에는 이중 포트 다이나믹 RAM을 사용하고 있으며, 여기에는 어드레스 테이블의 배치등이 기억되고 있어, 윈도우마다 라스트 제어가 가능하게 되어 있다. 멀티 윈도우 표시의 제어는 모든 CRTC(11)에서 행해지고 있으며, 데이타 버스(9)에 의하여 전송되는 CPU(16)부터 표시용 메모리(12)으로의 기록 및 판독은, 이 CRTC(11)을 통하여 행하여진다. CRTC(11)부터는, 표시용 메모리(12)에 신호 DA0DA7: RAS, CAS, WE, OE(상세한 내용을 후술한다)을 공급하는 외에, 표시 회로(15)에 카솔 신호, 표시용 동기 신호, 및 표시 타이밍 신호를 공급하고, 문자 발생기(14)에 라스트 넘버를 공급하고 있다. 이들의 제 동작은, 표시용 클럭 발생 회로(13)부터의 클럭 신호에 따라서 정연하게 행하여지고 있다. 표시 회로(15)는 단자 (15a)부터 표시 신호를 출력하고, 표시 장치 D의 화면에 표시된다. 제2도에 본 발명 장치(10)의 주요부의 하나인 CRTC(11)의 구체적인 구성을 표시한다. 이 도에 있어서, (21)은 표시용 동기 신호 발생 회로, (22)는 라스트 넘버, 표시항 표시행 발행 회로(이하 간단히「제정수 발행 회로」라고 기술한다). (23)은 설정 레지스트, (24)는 스크롤, 라스트 넘버 발생회로(이하 간단히「RS발생 회로」라고 기술한다). (25)은 윈도우 제어 회로, (26)은 카솔 어드레스 비교 회로, (27)은 라스트 넘버 선택기, (28)은 RAM 1/F이며, CRTC(11)은 이상의 각 구성으로 되어 있다.
다음에 CRTC(11)의 동작에 대하여, 제3a도 및 제3b도 및 제4도를 합하여 참조하면서 설명한다. 제3a도는 본 발명의 표시 장치(10)의 실제 표시 화면(1)의 정면도, 제3b도는 표시 화면(1)에 표시되는 1행 1항의 임의의 화소(2)의 확대도이다. 또 제4도는 라스트 넘버등의 신호 처리 동작 설명용 원리도이다. 표시용 동기 신호 발생 회로(21)은 표시용 클럭 발생 회로(13)부터의 클럭 신호를 근거로 표시용 동기 신호를 생성하여 RS발생회로(24)등에 공급하고 있으며, 제정수 발생 회로(22)는 1화소분의 라스트 넘버 RA(=0,1,2,…, RMAX: 제4도 참조), 화소 2의 표시항 XP표시행 YP등의 데이타 신호를 발생하고, 라스트 넘버 선태기(27)에, 표시항 XP표시행 YP를 윈도우 제어 회로(25)에 각각 공급하고 있다. RS발생 회로(24)는 표시용 동기 신호 및 설정 레지스터(23)부터의 신호를 근거로 각 윈도우의(라스트 넘버) RS를 발생하여 라스트 넘버 선택기(2)에 공급한다. 라스트 넘버 선택기(27)에서는, 윈도우 제어 회로(25)부터의 윈도우 선택기 신호 WS에 의하여 지시된 것을 선택하여, 라스트 넘버 R1, R2, R3로서 출력하고 있다. 라스트 넘버 R1, R2, R3라는 것은 각각 윈도우 1,2,3의 RS즉 설정 레지스터(23)에 설정된 스크롤 넘버이며, 그 수치 범위는 0
Figure kpo00001
R1, R2, R3
Figure kpo00002
RMAX이다. (제3b도, 제4도 참조). 이와 같은 라스트 넘버 RA, RS는 다같이 최대치 RCAX의 링카운터로 되어 있으며, 1라스트마다 카운터 압하고, 윈도우 선택기 신호와 각 윈도우의 스크롤 영역에서 선택되어 라스트 넘버로서 출력된다. 그것 때문에 설정 레지스터(23)내에는 스크롤 영역 설정 레지스터를 화면에 구비하고 있다.
다음에, CRTC(11)의 주요부의 하나인 윈도우 제어 회로(25)에 대하여 제5도 및 제6도를 참조하면서 설명한다. 제5도는 하나의 윈도우에 관한 윈도우내 신호를 표시한 설명도, 제6도는 구체적인 회로 구성도이다. 제5도중 XS및 YS는 각각 항방향 및 행방향의 물리 표시 시작 어드레스, XE및 YE는 항방향 및 행방향의 물리 표시 앤드 어드레스, XP및 YP는 항방향 및 행방향의 표시 화면 전체의 임의 어드레스이다. 또, X 및 Y는 각각 항방향 및 행방향의 윈도우내 신호를 표시하고, 윈도우의 존재중(각각 XS내지 YE, XS내지 YE)에는 H(High : 1) 레벨, 그것이외에서 L(Low : 0) 레벨이다. 설정 레지스터(23)내의 우선순위 레지스터(31)와 각 윈도우의 표시/비표시 설정용 레지스터(도시않음)의 설정으로, 표시하여할 윈도우 넘버를 표시하는 윈도우 선택기 신호 WS0, WS1, …가 만들어진다. (제6도 참조). 또, 상기 제6도에 있어서, A1내지 A4는 AND 게이트 회로, (31)은 우선순위 레지스터, (32)는 절환 회로, (33)은 우선순위 인코더, (34)는 비고 회로이며, 보다 구체적으로는 이 비고 회로(34)부터 윈도우 선택기 신호 WS0, WS1, …가 라스트 넘버 선택기(2)에 공급되어, 우선순위 인코더(33)부터 윈도우 영역내 신호 WERA가 RAM 1/F(28)에 출력된다. 그때의 우선도는 A0, A1, A2…의 순이다.
제7도는 전송 요구 신호 CGRQ 발생 회로의 구체적인 회로 구성도이다. 이 도에 표시한 것같이, CGRQ 발생회로는 복수의 플립플롬 회로, 배타적 논리 회로, NAND 게이트 회로, NOR 게이트 회로, AND 게이트 회로등을 제7도와 같이 접속하여 구성된다. 또, 제8a도는 실화면에서의 표시예를 표시한 정면도, 제8b도 내지 제8d도는 제8a도의 파선 I-I(복수의 윈도우 가장 많이 겹친 부분)에 있어서 각 신호의 동작 상황을 표시한 신호 파형도이다. 제8a도에 있어서, W1내지 W4는 윈도우(1) 내지 윈도우(4)이며, 여기에서는 4개의 윈도우까지 표시한 예를 표시하고 있다. 제8b도의 전송 요구 신호 CGRQ는, 표시용 메모리(12)의 RAM, SAM전송을 행하기 위한 트리거 신호로서 사용된다. 따라서, 각 윈도우 표시에 이행하는 시점에서 H 레벨로 되며, WERA는 모든 윈도우 표시 기간중 H 레벨로 된다. 또, 제8d도에 있어서 해칭 부분에서의 WS치는 부정이다.
다음에, 물리 메모리와 논리 화면과의 관계에 대하여 제9a 및 9b도 참조하여 설명한다. 제9a도는 물리 메모리 배치도(실제의 메모리 표시내의 배치)로, 제9b도는 그것에 대응하는 논리 화면이다. 제9a도중 AD1및 AD2는 각각 제8a도중 윈도우 W1및 W2의 어드레스 테이블, HM1, HM2는 윈도우 W1및 W2의 표시용 메모리이다. 또, 제9b도중의 RG1, RG2는 윈도우 W1및 W2의 논리 화면이며, 양 도면중의 문자는 실제의 표시문이다. 이와 같이, 윈도우 W1내지 W4는 각 화면마다 어드레스 테이블을 가지고 있으며, 어드레스 테이블의 내용이 각 행의 표시 시작 위치를 표시하고 있다.
제10도는 구체적인 신호 처리의 계통적 설명도이며, 이 도에 있어서 제9a 및 제9b도 이전과 같은 구성 및 신호 내용등에는 동일 부호를 부여하며 그 상세한 설명을 생략한다. 화면 표시의 최초로, 각 윈도우 W1내지 W4의 행 테이블 카운터 IC에 각각 윈도우W1내지 W4의 논리 시작 행의 설정치가 해독되고, 각 윈도우내 신호를 카운트내 신호로서, 또 각 윈도우 마다 행의 라스트 신호 LR를 클럭하여 카운트한다. 카운트 출력치에 상당하는 행의 어드레스 테이블의 내용(행 내용 LN, 항 내용 CN)를 각 행의 표시의 직전(행의 최종 라스트 신호 LR이 1의 수평 브랭킹 기간)에 전체 윈도우분을 해독한다. LN, CN을 근거로, 제10도에 표시된 바와 같이, RAM, SAM 전송용 어드레스 Tx, Ty를 결정한다. 또, 각 윈도우 W1내지 W4의 어드레스 테이블 내용의 해독은 최종 라스트 신호 LR가 1의 수평 브랭킹 기간동안 모든 윈도우분이 한번에 행하여진다. 제11도는 윈도우 표시의 절환 동작을 표시한 타이밍 챠트이다. 동도중 제11a도는 윈도우 W1, W2의 각 표시 내용을 표시하고, 제11b 및 11c는 윈도우 W1, W2의 전송 어드레스를 각각 표시한다. 또, 제11d, 11e 및 11f는 각각 CGRQ 신호, WS치 및 표시용 클럭이다. 윈도우 표시의 절환은, 전송 요구 신호 CGRQ 13를 트리거로 하여, WS치에 상당하는 윈도우 넘버의 Tx, Ty로 전송을 실행한다.
이상과 같은 하드웨어 처리에 의하여 실현되는 멀티 윈도우 화면부터의 잘라냄 배치의 개념도를 제12도에 표시한다. 제12a 내지 12d도는 각각 각 윈도우 W1내지 W4의 논리 화면을 표시하고, 제12e도는 전체 윈도우 W1내지 W4의 물리 화면이며, 제8a도에 상당하는 실제의 표시이다. 본 발명의 문자 표시 장치는 상기와 같이 구성하고, 하드웨어로 멀티 윈도우 표시를 하고 있기 때문에, 표시용 메모리 내의 표시 내용의 개서나 이동등의 제동작을 고속으로 행할 수 있는 우수한 특징을 가지고 있다.

Claims (1)

  1. 표시용 동기 신호 발생 회로(21), 설정 레지스터(23), 윈도우 제어 회로(25), 라스트 넘버 선택기(27)등을 내장하고 표시 장치(D)상에 있어서의 멀티 윈도우 표시 동작의 제어를 주관하는 표시 제어 회로(25)와, 상기 표시 제어 회로에 의해 지정된 어드레스 테이블의 배치등의 모든 정보를 일시 기억하는 표시용 메모리(12)와, 상기 표시용 메모리에서 데이타를 얻고 상기 라스트 넘버 선택기에 의해서 지시된 번호에 의거해서 문자를 생성하는 문자 발생기폰트(14)와, 상기 문자 발생기 폰트에서 생성된 문자를 상기 표시 제어회로에 의해서 지정된 타이밍으로 상기 표시 장치(D)에 표시하는 표시 회로(15)와, 이상의 모든 동작이 정연하게 행해지게 상기 각 구성 요소에 클럭 신호를 공급하는 표시용 클럭 발생 회로(13)와, 외부로부터의 조작 신호를 인입하는 인터페이스 회로(19)와, 인입된 신호나 작업 프로그램등을 각각 기억하는 기억부(17,18)와, 이들 모든 작업의 기본적인 데이타 처리를 행하는 중앙 연산 처리부(6)를 구비하고, 상기 표시용 메모리(12)로서 이중 포트 다이나믹 RAM을 사용함으로써 각 윈도우 마다 라스트 제어를 가능케하고 상기 설정 레지스터내등에 표시 장치(D)에 있어서의 행방향 및 항방향의 물리량 표시용의 시작 어드레스 레지스터와 앤드 어드레스 레지스터 및 상기 행, 항 양방향 용의 카운터와, 상기 양방향의 논리량 표시용의 시작 어드레스 레지스터, 라스트 넘버 카운트, 및 표시용 어드레스 테이블을 각각 복수 화면분 구비함으로서, 각 화면으로부터 1윈도우 분을 잘라내어 상기 표시 장치의 표시 화면상의 임의의 위치에 배치하여 중첩할 수 있게 구성한 것을 특징으로 하는 문자 표시 장치.
KR1019890002827A 1988-03-15 1989-03-08 문자 표시 장치 KR920005607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63061447A JPH01233483A (ja) 1988-03-15 1988-03-15 キャラクタディスプレイ装置
JP61447 1988-03-15

Publications (2)

Publication Number Publication Date
KR890015113A KR890015113A (ko) 1989-10-28
KR920005607B1 true KR920005607B1 (ko) 1992-07-09

Family

ID=13171326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890002827A KR920005607B1 (ko) 1988-03-15 1989-03-08 문자 표시 장치

Country Status (4)

Country Link
JP (1) JPH01233483A (ko)
KR (1) KR920005607B1 (ko)
DE (1) DE3908503C2 (ko)
GB (1) GB2216759B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2251771B (en) * 1991-01-09 1995-01-25 Du Pont Pixel Systems Computer graphics system with synchronization with display scan
JPH04354018A (ja) * 1991-05-31 1992-12-08 Toshiba Corp 画像表示装置
US5446866A (en) * 1992-01-30 1995-08-29 Apple Computer, Inc. Architecture for transferring pixel streams, without control information, in a plurality of formats utilizing addressable source and destination channels associated with the source and destination components
US5331417A (en) * 1992-09-15 1994-07-19 Digital Pictures, Inc. System and method of displaying a plurality of digital video images

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5891492A (ja) * 1981-11-27 1983-05-31 株式会社日立製作所 画像表示装置の制御方式
US4653020A (en) * 1983-10-17 1987-03-24 International Business Machines Corporation Display of multiple data windows in a multi-tasking system
JPS61110196A (ja) * 1984-11-05 1986-05-28 アルプス電気株式会社 マルチウインドウ制御方式
JPS62127791A (ja) * 1985-11-29 1987-06-10 株式会社日立製作所 表示コントロ−ラ
JPS62296189A (ja) * 1986-06-17 1987-12-23 オムロン株式会社 表示装置
JPS6349984A (ja) * 1986-08-20 1988-03-02 Fanuc Ltd 画像処理装置

Also Published As

Publication number Publication date
JPH01233483A (ja) 1989-09-19
GB8905935D0 (en) 1989-04-26
KR890015113A (ko) 1989-10-28
DE3908503C2 (de) 1994-05-26
GB2216759A (en) 1989-10-11
DE3908503A1 (de) 1989-10-05
GB2216759B (en) 1992-02-05

Similar Documents

Publication Publication Date Title
US4388621A (en) Drive circuit for character and graphic display device
JP2797435B2 (ja) 表示コントローラ
KR920005607B1 (ko) 문자 표시 장치
JPS6037477B2 (ja) デイスプレイ装置
JPS638488B2 (ko)
JPS5831591B2 (ja) 任意位置へのパタ−ン表示方式
JPS649635B2 (ko)
JPS6338715B2 (ko)
US4931958A (en) Display system with fewer display memory chips
KR830000266B1 (ko) 표시제어 장치
JPS606875A (ja) タイムチヤ−トの図示装置
JP2623592B2 (ja) 表示制御装置
KR100204807B1 (ko) 피아이에스 기능을 가지는 그래픽 콘트롤 장치
JP2589169B2 (ja) 表示回路
SU1089566A1 (ru) Устройство дл ввода информации
KR890006572Y1 (ko) 카운터를 이용한 문자 발생장치
JP3303923B2 (ja) 画像表示制御装置及び画像表示制御方法
JPS606874A (ja) タイムチヤ−トの図示装置
JP2802995B2 (ja) プラズマ表示装置
JPS644187B2 (ko)
JPS61193189A (ja) 文字図形表示装置
JPH02143345A (ja) ビットマップメモリへのビット演算書き込み方式
JPH0350596A (ja) 画像データの表示制御装置
JPH08179919A (ja) カーソル表示位置の制御装置
KR970029001A (ko) 그래픽 콘트롤러의 화면 스크롤방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960621

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee