KR920003483A - 성형 하이브리드 집적 회로 패키지 및 그에 따른 리드 프레임 - Google Patents

성형 하이브리드 집적 회로 패키지 및 그에 따른 리드 프레임 Download PDF

Info

Publication number
KR920003483A
KR920003483A KR1019910010432A KR910010432A KR920003483A KR 920003483 A KR920003483 A KR 920003483A KR 1019910010432 A KR1019910010432 A KR 1019910010432A KR 910010432 A KR910010432 A KR 910010432A KR 920003483 A KR920003483 A KR 920003483A
Authority
KR
South Korea
Prior art keywords
frame
lead
circuit package
extension
leads
Prior art date
Application number
KR1019910010432A
Other languages
English (en)
Other versions
KR970006532B1 (ko
Inventor
알.비스와즈
커티스 3세 하젠
Original Assignee
오.이.앨버
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오.이.앨버, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 오.이.앨버
Publication of KR920003483A publication Critical patent/KR920003483A/ko
Application granted granted Critical
Publication of KR970006532B1 publication Critical patent/KR970006532B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용없음.

Description

성형 하이브리드 집적 회로 패키지 및 그에 따른 리드 프레임
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구체화하는 캡슐로 싸인 HIC(하이브리드 집적 회로)패키지에 대한 투시 저면도.
제2도는 본 발명을 구체화하는 HIC 패키지에 대한 약 측단면도.
제3도는 본 발명을 구체화하는 HIC와 함께 조립되기 전의 리드 프레임의 약 평면도.

Claims (21)

  1. 성형 회로 패키지는 캐리어 기판과, 상기 캐리어 기판을 지지하며, 거의 사각형상으로 배열된 다수의 리드와, 용접 밀폐된 패키지를 형성하는 리드 부위 및 기판 근방에 성형된 캡슐로 싸인 물질로 구성되는데, 상기 캐리어 기판은 그 위에 여러 회로 소자 및 상기 기판 표면 주위에 배열된 전도성 패드를 가지며, 상기 다수의 리드에 있어서 각각의 리드에 대한 내측 단부는 상기 기판상의 대응 전도성 패드와 접촉하며, 각각의 리드는 상기 내측 단부를 포함하며 한 평면에 설치되는 내향 하강 설정부와, 상기 한 평면과 대체로 평행한 다른 평면상에 설치되는 외향 쇼율더부와, 상기 하강 설정부로 부터 이격되어 경사지며 상기 하강 설정부 및 쇼울더부를 상기 각각의 평면에 비스듬한 각도로 연결시키는 연부를 가지는 각각의 리드에 있어서, 상기 각도는 직각이 아니며, 적어도 상기 하강 설정부 및 연부는 상기 캐리어 기판이 설치되는 탄성 크래들과 같은 수용부를 형성하며, 상기 기판은 오직 리드의 하강 설정부에 의하여 상기 크래들과 같은 수용부내에서 지지되며, 상기 캡슐로 싸인 물질은 오직 각각의 쇼율더부의 일부만이 캡슐로 싸인 물질로부터 돌출하도록 캐리어 기판 및 리드를 예비 조립한 후 상기 캐리어 기판 및 리드 주위에 성형되며, 환경에 대항하여 상기 리드의 캡슐화된 부위 및 캐리어 기판을 용접 밀폐시키는 것을 특징으로 하는 성형 회로 패키지.
  2. 제1항에 있어서, 리드 각각의 연부는 열적 발생된 응력의 흡수를 허용하도록 리드부 각각의 캡슐화된 부위에 부가의 탄성을 부여하는 연부의 대향 엣지에 노치를 포함하는 것을 특징으로 하는 성형 회로 패키지.
  3. 제2항에 있어서, 상기 노치는 각각 다른 것에 대해 상쇄되는 것을 특징으로 하는 성형 회로 패키지.
  4. 제1항에 있어서, 각각 리드는 상기 쇼울더부와 함께 결합된 외부 리드부를 포함하는 것을 특징으로 하는 성형 회로 패키지.
  5. 제4항에 있어서, 상기 외부 리드부는 J-리드 형상을 가지는 것을 특징으로 하는 성형 회로 패키지.
  6. 제1항에 있어서, 상기 캡슐로 싸인 물질은 에폭시 수지를 포함하는 것을 특징으로 하는 성형 회로 패키지.
  7. 제1항에 있어서, 상기 캐리어 기판을 갖는 조립체에 앞서, 상기 다수의 리드는 프레임의 일부를 형성하는데, 상기 리드 프레임은 상대적으로 강직한 외부 프레임과 리드 프레임 내부의 한 단부에 지지되며 상기 기판에 부착되기 위한 자유 내측 단부를 가지는 리드들의 프레임 내부로 연장되는 다수의 연장 전도체 리드와, 상기 프레임의 평면에 설치되는 리드 각각의 쇼울더부와 상기 프레임의 평면에 대체로 평행하게 중첩되는 평면에 설치되는 하강 설정부와, 하강 설정부 및 쇼율더부를 서로 비스듬한 각도로 연결하는 상기 연부는, 직각이 아닌 상태로 존재하는 상기 각도를 포함하는, 리드 프레임의 일부를 형성하는 것을 특징으로 하는 성형 회로 패키지.
  8. 제7항에 있어서, 상기 외부 프레임은 상기 리드의 외측 단부를 연결하는 연장 바아를 포함하며, 상기 연장 바아는 각각의 단부에서 상기 외부 프레임에 부착되며, 상기 프레임의 평면에 설치된 쇼울더부 및 상기 각각의 프레임면상의 리드는 대체로 상기 연장 바아에 연직으로 연장하는 것을 특징으로 하는 성형 회로 패키지.
  9. 제8항에 있어서, 상기 프레임은, 자유 내측 단부 중간의 리드와 각각의 연장 바아를 상호 연결시키는 직선 댐 바아와, 상기 프레임 인접면상의 댐 바아에 각각의 댐 바아를 상호 연결시키며 각각의 댐 바아에 비스듬한 각도로 코너를 형성하는 짧은 브릿지와, 각각의 댐 바아를 각각의 연장 바아에 연결시키며 댐 바아 및 연장 바아에 비스듬한 각도로 위치된 각각의 브릿지 단부에서 링크 부재를 포함하는 것을 특징으로 하는 성형 회로 패키지.
  10. 제9항에 있어서, 상기 브릿지 및 각각의 프레임 코너에 있는 링크 부재는, 상기 리드의 열 접속 자유 내측 단정 공정의 결과 발생한 열적 응력을 상기 기판으로 흡수시키는데 있어서, 탄성적으로 협력하는 것을 특징으로 하는 성형 회로 패키지.
  11. 제8항에 있어서, 상기 바아는 상기 연장 바아와 평행하게 배열된 연장 차단부에 의해 인접 외부 프레임으로부터 분리되는 것을 특징으로 하는 성형 회로 패키지.
  12. 제8항에 있어서, 다수의 리드 프레임에 공유되는 보강 외부 스트립은 상기 리드 프레임의 2개의 대향면 상의 연장 바아에 인접하여 배열되는 것을 특징으로 하는 성형 회로 패키지.
  13. 제9항에 있어서, 성형후, 상기 리드의 외측 단부는 상기 댐 바아, 연장 바아, 브릿지, 링크 부재 및 보강 외부 스트립을 제거하므로서 자유로워지는 것을 특징으로 하는 성형 회로 패키지.
  14. 상대적으로 강직한 외부 프레임과, 리드 프레임 내부의 한 단부에 지지되며, 상기 기판에 부착되기 위한 리드의 다른 단부에 중앙에 위치한 창을 한정하는 자유 내측 단부를 가지는 리드들의 프레임 내부로 연장되는 다수의 연장 전도체 리드와, 자유 내측 단부를 포함하는 하강 설정부를 갖는 각각의 리이드와, 쇼울더부와, 상기 하강 설정부 및 쇼울더부를 상호 연결시키는 연부와, 외측 부위와, 다른 평행한 평면상에 설치된 하강 설정부 및 쇼울더부와, 하강 설정부와, 상기 하강 설정부 및 상기 평행한 평면에 대하여 기울어진 각도하에 있는 쇼울더부를 상호 연결시키는 연부와, 직각이 아닌 상태를 존재하기 상기 각도와, 상기 기판을 위한 탄성 크레들형 지지부를 형성하는 프레임에 있어서는 리드의 하강 설정부 및 연부를 포함하며, 전지 전도체 리드는 각각 다른 것과 이격된 상태로 리드 프레임과 함께 일체로 형성되는 것을 특징으로 하는 성형 회로 패키지에 사용하기 위한 리드 프레임.
  15. 제14항에 있어서, 리드 각각의 연부는 열적 발생 응력을 흡수하기 위하여 상기 하강 설정부에 부가의 탄성력을 부여하는 연부의 대향 엣지에 노치를 포함하는 것을 특징으로 하는 리드 프레임.
  16. 제15항에 있어서, 상기 노치는 서로 다른 것들에 대해 상쇄되는 것을 특징으로 하는 리드 프레임.
  17. 제14항에 있어서, 상기 브릿지 및 각각의 프레임 코너에 있는 링크들은, 상기 리드의 열 접속 자유 단부 공정의 결과 발생한 열적 응력을 상기 기판으로 이동시키는데 있어서, 탄성적으로 협력하도록 설계되는 것을 특징으로 하는 리드 프레임.
  18. 제14항에 있어서, 상기 외부 프레임은 리드의 외측 단부들을 상호 연결시키는 연장 바아를 포함하며, 상기 연장 바아는 각각의 단부에 있는 외부 프레임에 부착되며, 상기 리드는 연장 바아에 대해 대체로 연직으로 연장하는 것을 특징으로 하는 리드 프레임.
  19. 제14항에 있어서, 상기 프레임은, 상기 리드의 자유 내측 단부 중간의 리드 및 개개의 연장 바아를 상호 연결시키는 직선 댐 바아와, 각각의 리드 프레임 코너에서 인접 댐 바아를 상호 결합시키며 인접 댐 바아에 대해 기울어진 각도로 존재하는 짧은 브릿지와, 각각의 댐 바아를 개개의 직선 스트립에 상호 결합시키며 댐 바아 및 직선 스트립에 기울어진 각도로 위치된 상기 각각의 코너면에 있는 링크 부재를 포함하는 것을 특징으로 하는 리드 프레임.
  20. 제18항에 있어서, 다수의 리드 프레임에 공유되는 보강 외부 스트립은 상기 리드 프레임의 2개의 대향면상의 연장 바아에 인접하여 배열되는 것을 특징으로 하는 리드 프레임.
  21. 제18항에 있어서, 상기 연장 바아는 그것과 평행하게 배열된 연장 차단부에 의해 인접 외부 프레임으로부터 분리되는 것을 특징으로 하는 리드 프레임.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010432A 1990-07-05 1991-06-24 성형 하이브리드 집적 회로 패키지 및 그에 따른 리드 프레임 KR970006532B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US548,180 1983-11-02
US07/548,180 US5053852A (en) 1990-07-05 1990-07-05 Molded hybrid IC package and lead frame therefore

Publications (2)

Publication Number Publication Date
KR920003483A true KR920003483A (ko) 1992-02-29
KR970006532B1 KR970006532B1 (ko) 1997-04-29

Family

ID=24187749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010432A KR970006532B1 (ko) 1990-07-05 1991-06-24 성형 하이브리드 집적 회로 패키지 및 그에 따른 리드 프레임

Country Status (5)

Country Link
US (1) US5053852A (ko)
EP (1) EP0465143A3 (ko)
JP (1) JPH04233263A (ko)
KR (1) KR970006532B1 (ko)
CA (1) CA2039417C (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234824B1 (ko) * 1991-03-20 1999-12-15 윌리엄 비. 켐플러 반도체 장치
US5226226A (en) * 1991-07-29 1993-07-13 Fierkens Richard H J Tube-shaped package for a semiconductor device and method therefor
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JP2809945B2 (ja) * 1992-11-05 1998-10-15 株式会社東芝 半導体装置
KR970010676B1 (ko) * 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
US7068270B1 (en) * 1994-12-02 2006-06-27 Texas Instruments Incorporated Design of integrated circuit package using parametric solids modeller
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JPH09213855A (ja) * 1996-01-30 1997-08-15 Nec Corp 中空プラスチックパッケージ用リードフレーム
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
JP3737233B2 (ja) * 1997-02-21 2006-01-18 沖電気工業株式会社 樹脂封止型半導体装置およびその製造方法
US6075286A (en) * 1997-06-02 2000-06-13 International Rectifier Corporation Stress clip design
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
KR100253376B1 (ko) * 1997-12-12 2000-04-15 김영환 칩 사이즈 반도체 패키지 및 그의 제조 방법
TW414924B (en) * 1998-05-29 2000-12-11 Rohm Co Ltd Semiconductor device of resin package
US6755069B1 (en) * 1999-10-05 2004-06-29 Texas Instruments Incorporated Method and tooling for z-axis offset of lead frames
TW447059B (en) 2000-04-28 2001-07-21 Siliconware Precision Industries Co Ltd Multi-chip module integrated circuit package
DE10114125A1 (de) * 2001-03-22 2002-09-26 Isad Electronic Sys Gmbh & Co Aus mehreren Leistungsmodulen bestehende elektronische Leistungsschaltung
US7132734B2 (en) 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
DE102006033864B4 (de) * 2006-07-21 2009-04-16 Infineon Technologies Ag Elektronische Schaltung in einer Package-in-Package-Konfiguration und Herstellungsverfahren für eine solche Schaltung
US20100032183A1 (en) * 2007-03-01 2010-02-11 Brandenburg Scott D Compliant pin strip with integrated dam bar
US9123712B1 (en) 2013-07-24 2015-09-01 Stats Chippac Ltd. Leadframe system with warp control mechanism and method of manufacture thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
CA1195782A (en) * 1981-07-06 1985-10-22 Mikio Nishikawa Lead frame for plastic encapsulated semiconductor device
JPS612332A (ja) * 1984-06-15 1986-01-08 Hitachi Ltd 半導体装置
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JPS62114254A (ja) * 1985-11-13 1987-05-26 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
JPS63148670A (ja) * 1986-12-12 1988-06-21 Texas Instr Japan Ltd リ−ドフレ−ム材
US4874722A (en) * 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US4876587A (en) * 1987-05-05 1989-10-24 National Semiconductor Corporation One-piece interconnection package and process
US4906802A (en) * 1988-02-18 1990-03-06 Neal Castleman Molded chip carrier
US4827611A (en) * 1988-03-28 1989-05-09 Control Data Corporation Compliant S-leads for chip carriers
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US4948645A (en) * 1989-08-01 1990-08-14 Rogers Corporation Tape automated bonding and method of making the same

Also Published As

Publication number Publication date
CA2039417C (en) 1995-12-05
JPH04233263A (ja) 1992-08-21
EP0465143A3 (en) 1993-05-12
KR970006532B1 (ko) 1997-04-29
US5053852A (en) 1991-10-01
EP0465143A2 (en) 1992-01-08
CA2039417A1 (en) 1992-01-06

Similar Documents

Publication Publication Date Title
KR920003483A (ko) 성형 하이브리드 집적 회로 패키지 및 그에 따른 리드 프레임
CN1050696C (zh) 直接把芯片接合于散热装置的方法与装置
US6906412B2 (en) Flexible sensor package responsive to thermally induced distortion
CA1040747A (en) Integrated circuit package utilizing novel heat sink structure
JPH01315166A (ja) プラスチック封入材を用いた集積回路パッケージ
JPS63148670A (ja) リ−ドフレ−ム材
KR870004509A (ko) 리드 프레임 및 이를 사용한 반도체 장치
JPH047848A (ja) 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
KR980006169A (ko) 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
JPS5651846A (en) Ic package
US5034568A (en) Package structure for multichip modules
US5064968A (en) Domed lid for integrated circuit package
JPS57155758A (en) Semiconductor device
JPH0151058B2 (ko)
US5283466A (en) Lead frame for semiconductor device of the resin encapsulation type
CN212767327U (zh) 一种光伏组件包装装置
US5058743A (en) Antistatic, low particulate shipping container for electronic components
CN212935865U (zh) 一种石英晶体谐振器保护装置
CN213117266U (zh) 一种芯片封装设备
KR950003234B1 (ko) 수지밀봉형 반도체장치
JPS60140742A (ja) リードフレーム及びその実装方法
JPH0451484Y2 (ko)
JPS63124556A (ja) 半導体パツケ−ジ
JPS6216552B2 (ko)
JPS57103340A (en) Resin sealing method for semiconductor device and lead frame used therefor

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100924

Year of fee payment: 14

EXPY Expiration of term