KR920001859A - 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기용 디지탈 에러보정 시스템 - Google Patents

다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기용 디지탈 에러보정 시스템 Download PDF

Info

Publication number
KR920001859A
KR920001859A KR1019910007924A KR910007924A KR920001859A KR 920001859 A KR920001859 A KR 920001859A KR 1019910007924 A KR1019910007924 A KR 1019910007924A KR 910007924 A KR910007924 A KR 910007924A KR 920001859 A KR920001859 A KR 920001859A
Authority
KR
South Korea
Prior art keywords
signal
analog
binary
digital converter
conversion
Prior art date
Application number
KR1019910007924A
Other languages
English (en)
Other versions
KR940005935B1 (ko
Inventor
바이어드 리브너 데이빗
Original Assignee
아더 엠.킹
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아더 엠.킹, 제너럴 일렉트릭 캄파니 filed Critical 아더 엠.킹
Publication of KR920001859A publication Critical patent/KR920001859A/ko
Application granted granted Critical
Publication of KR940005935B1 publication Critical patent/KR940005935B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음

Description

다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기용 디지탈 에러보정 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 보정가능한 서브레인징 파이프라인 아날로그-대-디지탈 변환기를 도시한 블럭 다이어그램,
제3도는 본 발명에 따라서 제2도의 보정가능한 서브레인징 파이프라인 아날로그-대-디지탈 변환기의 변화를 도시한 블럭 다이어그램.

Claims (24)

  1. 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 2진 변환 신호를 발생시키는 아날로그 입력신호에 응답하는 제1수단, 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 수량화된 아날로그 신호를 발생시키는 상기 2진 변환 신호에 응답하는 제2수단, 수량화된 아날로그 신호를 아날로그 입력신호로 부터 공제하여 다음 단계에 적용하기 위한 잔여 아날로그 신호를 발생시키는 제3수단 및 상기 2진 변환 신호에 선택되어 보상된 2진 신호를 발생시키는 룩업 테이블을 포함하는 복수의 직렬 연결된 각 변환 단계 및 상기 룩업 테이블에서 나온 보정된 2진 신호를 2진 출력신호와 결합시키는 수단을 구비하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  2. 제1항에 있어서, 상기 룩업 테이블 각각은 상기 변환 단계의 비이상성 성분을 보상하기 위하여 조정되는 보상2진 신호를 기억시키는 메모리 수단을 구비하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  3. 제1항에 있어서, 개개의 중간단계 증폭기는 각 세트의 연속 변환단계 사이에 각각 위치되고 각 상기 증폭기의 이득은 2ni보다 작으며, 여기서 ni는 각각의 상기 증폭기중 하나의 증폭기에 선행하는 각 단계의 2진 변환 신호에서의 비트수인 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  4. 제3항에 있어서, 각 변환 단계에서, 룩업 테이블은 상기 각 변환 단계에서 상기 제1수단의 비트수 ni와 동일한 2진 어드레스 입력수를 포함하고, 2ni계수를 갖는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  5. 제4항에 있어서, 각 변환 단계에서, 상기 룩업 테이블에서 각 계수의 2진 워드 크기는 상기 각 변환 단계에서 상기 제1수단의 전 비트수 보다 크게되어 상기 아날로그-대-디지탈 보정 및 조정을 손쉽게 하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  6. 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 2진 변환 신호를 발생시키는 아날로그 입력신호에 응답하는 제1수단, 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 수량화된 아날로그 신호를 발생시키는 상기 2진 변환 신호에 응답하는 제2수단 및 아날로그 입력 신호에서 수량화된 아날로그 신호를 공제하여 다음 변환 단계에 적용하기 위한 잔여 아날로그 신호를 발생시키는 제3수단을 포함하는 복수의 직렬 연결된 각 변환 단계, 적어도 소정수의 최대 유효 비트 변환 단계동안 상기 최대 유효 비트단계의 상기 2진 변환 신호에 의해 선택되는 보상2진 신호를 발생시키는 공통 룩업 테이블, 상기 소정수내에 포함되지 않은 각각의 변환 단계중 하나의 변환 단계동안 상기 소정수내에 포함되지 않는 각각의 상기 변환 단계중 하나의 변환 단계의 상기 2진 변환 신호에 의해 선택되는 보상 2진 신호를 발생시키는 개개의 룩업 테이블, 상기 공통 룩업 테이블 및 상기 개개의 룩업 테이블에서 보상2진신호를 2진 출력 신호와 결합시키는 수단을 구비하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  7. 제6항에 있어서, 개개의 중간단계 증폭기는 각 세트의 연속 변환단계 사이에 각각 위치되고 각 상기 증폭기의 이득은 2ni보다 작으며, 여기서 ni는 각각의 상기 증폭기중 하나의 증폭기에 선행하는 각 단계의 2진 변환 신호에서의 비트수인 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  8. 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 2진 변환 신호로 아날로그 입력신호를 변환시키는 입력신호-대-디지탈 변환기, 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 수량화된 아날로그 신호로 상기 2진 변환 신호를 변환시키는 디지탈-대-아날로그 변환기, 아날로그 입력 신호에서 수량화된 아날로그 신호를 공제하여 다음 변환 단계에 적용하기 위하여 잔여 아날로그 신호를 발생시키는 합산수단, 상기 각각의 상기 단계를 다음 연속 변환 단계에 결합시키는 중간단계 증폭기, 상기 증폭기의 이득이 2ni보다 작으며, 여기서 ni는 상기 각각의 상기 단계의 2진 변환 신호에서 비트수이고, ni2진 어드레스입력과 2ni계수를 갖고 상기 2진 변환 신호에 의해 선택되는 보상 2진 신호를 발생시키는 룩업 테이블 및, 룩업 테이블에서 나온 상기 보상된 2진 신호를 2진 출력신호와 결합시키는 수단을 구비하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  9. 제8항에 있어서, 상기 각 변환 단계에서, 상기 룩업 테이블은 상기 각 변환 단계에서의 비이상성 성분을 보상하기 위해 선택되는 보상2진 출력신호를 기억하기 위한 메모리 수단을 구비하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  10. 제8항에 있어서, 상기 각 변환단계에서, 상기 룩업 테이블에서의 각 계수의 2진 워드크기가 각 변환 단계에서의 아날로그-대-디지탈 변환기의 전 비트수 ni보다 크게되어 상기 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기의 보정 및 조정을 손쉽게 하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  11. 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 2진 변환 신호로 아날로그 입력신호를 변환시키는 입력신호-대-디지탈 변환기, 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 수량화된 아날로그 신호로 상기 2진 변환 신호를 변환시키는 디지탈-대-아날로그 변환기, 아날로그 입력 신호에서 수량화된 아날로그 신호를 공제하여 다음 변환 단계에 적용하기 위하여 잔여 아날로그 신호를 발생시키는 합산수단, 상기 각각의 상기 단계를 다음 연속 변환 단계에 결합시키는 중간단계 증폭기, 상기 증폭기의 이득이 2ni보다 작으며, 여기서 ni는 상기 각각의 상기 단계의 2진 변환 신호에서 비트수이며, 상기 2진 변환 신호에 의해 선택되는 보상 2진 신호를 발생시키는 복수의 룩업 테이블, 최대 유효 비트를 발생시키는 복수의 상기 단계에 결합된 제1상기 룩업 테이블 및 최소 유효 비트를 발생시키는 단계에 결합된 최소한 개개의 룩업 테이블 및 룩업 테이블에서 나온 상기 보상된 2진 신호를 2진 출력신호와 결합시키는 수단을 구비하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  12. 제11항에 있어서, 상기 각 변환 단계에서, 상기 단계에 결합된 상기 룩업 테이블은 상기 각 변환 단계에서의 비이상성 성분을 보상하기 위해 선택되는 보상 2진 출력신호를 기억하기 위한 메모리 수단을 구비하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  13. 제11항에 있어서, 상기 각 변환단계에서, 상기 룩업 테이블에서의 각 계수의 2진 워드크기가 상기 단계에 연결된 아날로그-대-디지탈 변환기의 전 비트수 ni보다 크게되어 상기 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기의 보정 및 조정을 손쉽게 하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  14. 제11항에 있어서, 최대 유효 비트를 발생시키는 상기 복수의 상기 단계에 후속하는 단계에 연결된 최소한의 제3룩업 테이블을 포함하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기.
  15. 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 2진 변환 신호로 아날로그 입력신호를 변환시키는 아날로그-대-디지탈변환기, 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 수량화된 아날로그 신호로 상기 2진 변환 신호를 변환시키는 디지탈-대-아날로그 변환기, 아날로그 입력신호에서 수량화된 아날로그 신호를 공제하여 다음 변환 단계에 적용하기 위하여 잔여 아날로그 신호를 발생시키는 합산수단 및 상기 2진 변환 신호에 의해 선택되는 보상 2진 신호를 발생시키는 룩업 테이블을 포함하며, 각각의 상기 단계에서 룩업 테이블로 부터 나온 보상 2진 신호를 2진 출력신호와 결합시키는 수단을 추가로 포함하는 복수의 직렬 연결된 각 변환 단계를 포함하는 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기용 디지탈 조정 시스템에 있어서, 아날로그-대-디지탈 변환기 변환 단계의 룩업 테이블에 각각에 대응하는복수의 조정 룩업 테이블, 아날로그 입력 신호를 다단계 아날로그-대-디지탈 변환기에 인가하기 위한 수단, 상기 변환 단계의 아날로그-대-디지탈 변환기에서 나온 2진 변환 신호를 상기 조정 룩업 테이블에 인가하기 위한 수단, 다단계 아날로그-대-디지탈 변환기에 인가된 아날로그 입력신호에 대응하는 또다른 2진 신호와 2진 조성 신호를 비교하여 에러 신호를 발생시키기 위한 수단 및 상기 조정 룩업 테이블에 기억된 보상 2진 신호를 보정하기 위한 에러 신호에 응답하는 수단을 구비하는 디지탈 조정 시스템.
  16. 제15항에 있어서, 조정이 완료된 후 조정 룩업 테이블에서 나온 메모리 데이타를 다단계 아날로그-대-디지탈 변환기로 기입하기 위한 수단을 포함하는 디지탈 조정 시스템.
  17. 제15항에 있어서, 상기 또다른 2진 신호처럼 2진 조정 신호와 비교되는 2진 신호를 발생시키는 랜덤 시퀀스 발생기 및 다단계 아날로그-대-디지탈 변환기에 인가된 상기 아날로그 입력 신호로 상기 랜덤 2진 신호를 변환시키는 수단을 포함하는 디지탈 조정 시스템.
  18. 제15항에 있어서, 상기 아날로그 입력 신호처럼 다단계 아날로그-대-디지탈 변환기에 적용하기 위한 랜덤 아날로그 신호를 발생시키는 랜덤 신호 발생기 및 상기 2진 조정 신호와 비교하기 위한 상기 또다른 2진 신호로 상기 랜덤 아날로그 신호를 변환시키는 수단을 포함하는 디지탈 조정 시스템.
  19. 제15항에 있어서, 상기 에러 신호에 응답하는 상기 수단이 상기 조정 룩업 테이블에 기억된 보상 2진 신호를 보정하고 다단계 아날로그-대-디지탈 변환기의 상기 룩업 테이블에 보정된 보상 2진 신호를 기억기 위한 다단계 아날로그-대-디지탈 변환기의 각 단계에서 나온 2진 변환 신호에 추가로 응답하는 처리기를 구비하는 디지탈 조정 시스템.
  20. 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 2진 변환 신호로 아날로그 입력 신호를 변환시키는 아날로그-대-디지탈 변환기, 아날로그 입력신호의 레벨 이하와 가장 가깝게 수량화된 레벨에 대응하는 수량화된 아날로그 신호로 상기 2진 변환 신호를 변환시키는 디지탈-대-아날로그 변환기, 아날로그 입력신호에서 수량화된 아날로그 신호를 공제하여 다음 변환 단계에 적용하기 위하여 잔여 아날로그 신호를 발생시키는 합산수단을 구비하며, 변환기에 각각 공급되는 2진 변환 신호에 의해 선택되는 보상 2진 신호를 발생시키는 복수의 룩업 테이블 및 룩업 테이블에서 나온 보상 2진 신호를 2진 출력 신호와 결합시키는 수단을 추가로 구비하는 복수의 직렬 연결된 각 변환 단계를 포함하는 다단계 파이프라인 서브레인징용 디지탈 조정 시스템에 있어서, 아날로그-대-디지탈 변환기의 룩업 테이블 각각에 대응하는 복수의 조정 룩업 테이블, 아날로그 입력 신호를 다단계 아날로그-대-디지탈 변환기에 인가시키는 수단, 상기 변환 단계의 아날로그-대-디지탈 변환기에서 나온 2진 변환 신호를 상기 조정 룩업 테이블에 인가하기 위한 수단, 상기 조정 룩업 테이블에서 나온 보상 2진 신호를 2진 조정 신호와 결합시키는 수단, 2진 조정 신호를 다단계 아날로그-대-디지탈 변환기에 인가된 아날로그 입력신호에 대응하는 또다른 2진 신호와 비교시켜 에러 신호를 발생시키기 위한 수단 및 상기 조정 룩업 테이블에 기억된 보상 2진 신호를 보정하기 위한 에러 신호에 응답하는 수단을 구비하는 디지탈 조정 시스템.
  21. 제20항에 있어서, 조정 룩업 테이블에서 나온 메모리 데이타를 조정이 완료된 후 다단계 아날로그-대-디지탈 변환기의 룩업 테이블에 기입하기 위한 수단을 포함하는 디지탈 조정 시스템.
  22. 제20항에 있어서, 상기 또다른 2진 신호처럼 2진 조정 신호와 비교되는 2진 신호를 발생시키는 랜덤 시퀀스 발생기 및 상기 랜덤 2진 신호를 다단계 아날로그-대-디지탈 변환기에 인가되는 상기 아날로그 입력 신호로 변환시키는 수단을 포함하는 디지탈 조정 시스템.
  23. 제20항에 있어서, 상기 아날로그 입력 신호처럼 다단계 아날로그-대-디지탈 변환기에 적용하기 위한 랜덤 아날로그 신호를 발생시키는 랜덤 신호 발생기 및 상기 랜덤 아날로그 신호를 상기 2진 조정 신호와 비교하기 위하여 상기 또다른 2진 신호로 변환시키는 수단을 포함하는 디지탈 조정 시스템.
  24. 제20항에 있어서, 에러 신호에 응답하는 상기 수단이 상기 조정 룩업 테이블에 기억된 보상 2진 신호를 보정하고 다단계 아날로그-대-디지탈 변환기의 상기 룩업 테이블에서 보정된 보상 2진 신호를 기억시키기 위하여 다단계 아날로그-대-디지탈 변환기에서 나온 2진 변환 신호에 응답하는 처리기를 추가로 구비하는 디지탈 조정 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910007924A 1990-06-04 1991-05-16 멀티스테이지 파이프라인 서브레인징 아날로그-대-디지탈 변환기 및 디지탈 에러 교정 시스템 KR940005935B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/533,263 US5047772A (en) 1990-06-04 1990-06-04 Digital error correction system for subranging analog-to-digital converters
US533,263 1990-06-04

Publications (2)

Publication Number Publication Date
KR920001859A true KR920001859A (ko) 1992-01-30
KR940005935B1 KR940005935B1 (ko) 1994-06-24

Family

ID=24125199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007924A KR940005935B1 (ko) 1990-06-04 1991-05-16 멀티스테이지 파이프라인 서브레인징 아날로그-대-디지탈 변환기 및 디지탈 에러 교정 시스템

Country Status (7)

Country Link
US (1) US5047772A (ko)
EP (1) EP0460840A3 (ko)
JP (1) JPH0583134A (ko)
KR (1) KR940005935B1 (ko)
CN (1) CN1057136A (ko)
CA (1) CA2042142A1 (ko)
IL (1) IL98220A0 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465430B1 (ko) * 2000-12-07 2005-01-13 엘지전자 주식회사 타임 스위치의 제어 메모리 초기화 장치

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177697A (en) * 1990-08-31 1993-01-05 General Electric Company Autozeroing apparatus and method for a computerized tomography data acquisition system
JP3153271B2 (ja) * 1991-07-05 2001-04-03 株式会社日立製作所 Ａｄ変換器
KR100261057B1 (ko) * 1991-08-15 2000-07-01 윌리엄 비. 켐플러 정확도 부스트래핑
US5182558A (en) * 1991-10-25 1993-01-26 Halliburton Geophysical Services, Inc. System for generating correction signals for use in forming low distortion analog signals
US5266951A (en) * 1991-12-30 1993-11-30 Raytheon Company Analog to digital converter calibration system and method of operation
JPH05218868A (ja) * 1992-02-03 1993-08-27 Hitachi Ltd 多段型ａｄ変換器
FR2697955B1 (fr) * 1992-11-06 1994-12-09 Thomson Csf Procédé et dispositif de conversion analogique numérique à auto-calibration.
GB9224238D0 (en) * 1992-11-19 1993-01-06 Vlsi Technology Inc Pipelined analog to digital converters and interstage amplifiers for such converters
US5361067A (en) * 1992-11-30 1994-11-01 Motorola Inc. Digital linearization calibration for analog to digital converter
US5381074A (en) * 1993-06-01 1995-01-10 Chrysler Corporation Self calibrating lighting control system
US5854808A (en) * 1993-09-14 1998-12-29 Pacific Communication Sciences Methods and apparatus for detecting the presence of a prescribed signal in a channel of a communications system
US5574750A (en) * 1993-09-14 1996-11-12 Pacific Communication Sciences, Inc. Methods and apparatus for detecting a cellular digital packet data (CDPD) carrier
US5416485A (en) * 1993-12-20 1995-05-16 Lee; Hae-Seung Analog-to-digital conversion circuit with improved differential linearity
KR970005828B1 (ko) * 1993-12-31 1997-04-21 김정덕 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US5465092A (en) * 1994-01-19 1995-11-07 National Semiconductor Corporation Pipelined analog-to-digital converter with curvefit digital correction
US5499027A (en) * 1994-02-24 1996-03-12 Massachusetts Institute Of Technology Digitally self-calibrating pipeline analog-to-digital converter
WO1996009692A1 (en) * 1994-09-23 1996-03-28 National Semiconductor Corporation An efficient architecture for correcting component mismatches and circuit nonlinearities in a/d converters
US5782762A (en) * 1994-10-27 1998-07-21 Wake Forest University Method and system for producing interactive, three-dimensional renderings of selected body organs having hollow lumens to enable simulated movement through the lumen
US6694163B1 (en) 1994-10-27 2004-02-17 Wake Forest University Health Sciences Method and system for producing interactive, three-dimensional renderings of selected body organs having hollow lumens to enable simulated movement through the lumen
US5920319A (en) 1994-10-27 1999-07-06 Wake Forest University Automatic analysis in virtual endoscopy
JP2679658B2 (ja) * 1995-01-13 1997-11-19 日本電気株式会社 Ａ／ｄ変換器
US5644308A (en) * 1995-01-17 1997-07-01 Crystal Semiconductor Corporation Algorithmic analog-to-digital converter having redundancy and digital calibration
US5661463A (en) * 1995-04-17 1997-08-26 Communications Test Design, Inc. D.C. battery plant alarm monitoring remote apparatus
US5732002A (en) * 1995-05-23 1998-03-24 Analog Devices, Inc. Multi-rate IIR decimation and interpolation filters
KR100387233B1 (ko) * 1995-11-08 2003-08-19 삼성전자주식회사 데이터 저장기기의 데이터 검출방법 및 장치
KR0157123B1 (ko) * 1995-12-23 1999-02-18 김광호 디지탈 보상형 멀티 비트 시그마 델타 아날로그 디지탈 변환기
US7194117B2 (en) 1999-06-29 2007-03-20 The Research Foundation Of State University Of New York System and method for performing a three-dimensional virtual examination of objects, such as internal organs
US6331116B1 (en) 1996-09-16 2001-12-18 The Research Foundation Of State University Of New York System and method for performing a three-dimensional virtual segmentation and examination
FR2755324B1 (fr) * 1996-10-25 1999-01-08 Thomson Multimedia Sa Conversion d'un signal analogique en signal numerique en particulier un signal video de tv
US8682045B2 (en) * 1997-02-25 2014-03-25 Wake Forest University Health Sciences Virtual endoscopy with improved image segmentation and lesion detection
US5861826A (en) * 1997-06-30 1999-01-19 Harris Corporation Method and apparatus for calibrating integrated circuit analog-to-digital converters
JP2001525627A (ja) * 1997-12-02 2001-12-11 マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド パイプライン接続型アナログ‐ディジタル変換器における効率的な誤差補正
US6198417B1 (en) 1998-01-29 2001-03-06 Massachusetts Institute Of Technology Pipelined oversampling A/D converter
US6037891A (en) * 1998-02-23 2000-03-14 Motorola, Inc. Low power serial analog-to-digital converter
US6169502B1 (en) * 1998-05-08 2001-01-02 Cirrus Logic, Inc. Pipelined analog-to-digital converter (ADC) systems, methods, and computer program products
US6097326A (en) * 1998-05-26 2000-08-01 National Semiconductor Corporation Algorithmic analog-to-digital converter with reduced differential non-linearity and method
US6121912A (en) * 1998-09-30 2000-09-19 National Semiconductor Corporation Subranging analog-to-digital converter and method
US6690311B2 (en) * 1998-11-20 2004-02-10 Telefonaktiebolaget Lm Ericsson (Publ) Adaptively calibrating analog-to-digital conversion with correction table indexing
EP2302596A1 (en) 1998-11-25 2011-03-30 Wake Forest University Virtual endoscopy with improved image segmentation and lesion detection
US7477768B2 (en) * 1999-06-29 2009-01-13 The Research Foundation Of State University Of New York System and method for performing a three-dimensional virtual examination of objects, such as internal organs
DE10004996C2 (de) * 2000-02-04 2002-09-26 Infineon Technologies Ag Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern
US6337651B1 (en) * 2000-02-17 2002-01-08 Advanced Micro Devices, Inc. Pipeline analog to digital (A/D) converter with relaxed accuracy requirement for sample and hold stage
US6359579B1 (en) * 2000-02-17 2002-03-19 Advanced Micro Devices, Inc. Digital logic correction circuit for a pipeline analog to digital (A/D) converter
SE516799C2 (sv) 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
EP1160985A1 (en) * 2000-06-03 2001-12-05 Telefonaktiebolaget L M Ericsson (Publ) Analogue-to-digital converter arrangement
US7356367B2 (en) * 2000-06-06 2008-04-08 The Research Foundation Of State University Of New York Computer aided treatment planning and visualization with image registration and fusion
EP1402478A4 (en) 2000-10-02 2006-11-02 Univ New York State Res Found IMPROVED VIRTUAL NAVIGATION AND INVESTIGATION
US7630750B2 (en) * 2001-02-05 2009-12-08 The Research Foundation For The State University Of New York Computer aided treatment planning
US6489904B1 (en) * 2001-07-27 2002-12-03 Fairchild Semiconductor Corporation Pipeline analog-to-digital converter with on-chip digital calibration
US7324104B1 (en) 2001-09-14 2008-01-29 The Research Foundation Of State University Of New York Method of centerline generation in virtual objects
US7596256B1 (en) 2001-09-14 2009-09-29 The Research Foundation For The State University Of New York Computer assisted detection of lesions in volumetric medical images
US6720895B2 (en) * 2002-02-01 2004-04-13 Agilent Technologies, Inc. Method of calibrating an analog-to-digital converter and a circuit implementing the same
JP2003298418A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 誤差自動較正機能付きアナログ／ディジタル変換器
CN1306708C (zh) * 2002-04-03 2007-03-21 华邦电子股份有限公司 随机失误码的检测方法及检测装置
US6900749B2 (en) * 2002-09-20 2005-05-31 Sanyo Electric Co., Ltd. Analog-to-digital conversion circuit
JP4039928B2 (ja) * 2002-10-03 2008-01-30 三洋電機株式会社 アナログ−デジタル変換回路
US6690310B1 (en) * 2003-02-13 2004-02-10 Northrop Grumman Corporation Method and apparatus for adaptively compensating for an inaccuracy in an analog-to-digital converter
DE10305972A1 (de) * 2003-02-13 2004-09-02 Micronas Gmbh Kompensationsschaltungsanordnung und Kompensationsverfahren zum Kompensieren von nicht-linearen Verzerrungen eines AD-Wandlers
US6885323B2 (en) 2003-06-27 2005-04-26 Optichron, Inc. Analog to digital converter with distortion correction
JP2005086616A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp Ａｄ変換方法
US7289055B2 (en) * 2004-02-05 2007-10-30 Sanyo Electric Co., Ltd. Analog-digital converter with gain adjustment for high-speed operation
JP4093976B2 (ja) * 2004-03-17 2008-06-04 三洋電機株式会社 アナログデジタル変換器
JP3882830B2 (ja) * 2004-06-24 2007-02-21 ソニー株式会社 信号処理装置、信号処理方法
DE102005015807B3 (de) * 2005-04-06 2006-10-12 Infineon Technologies Ag Analog/Digital-Wandler mit Korrektur eines Umschaltfehlers und eines Verstärkungsfehlers seines digitalen Ausgangswertes
WO2007064981A2 (en) * 2005-11-30 2007-06-07 The Research Foundation Of State University Of New York Reducing false positives of polyp in cad
US7352306B2 (en) * 2005-11-30 2008-04-01 Teradyne, Inc. Analog-to-digital converter with non-linearity compensation
WO2007064980A2 (en) 2005-11-30 2007-06-07 The Research Foundation Of State University Of New York Electronic colon cleansing method for virtual colonoscopy
US7570191B2 (en) * 2006-06-09 2009-08-04 Cosmic Circuits Private Limited Methods and systems for designing high resolution analog to digital converters
KR100845134B1 (ko) * 2006-11-06 2008-07-09 삼성전자주식회사 디지털 자동 보정기능을 가지는 파이프 라인아날로그-디지털 변환기 및 그것의 디지털 보정방법
US7602323B2 (en) * 2007-04-04 2009-10-13 The Regents Of The University Of California Digital background correction of nonlinear error ADC's
EP2246984B1 (de) 2009-04-28 2013-07-03 VEGA Grieshaber KG Diagnoseschaltung zur Überwachung einer Analog-Digital-Wandlungsschaltung
DE102010029497B4 (de) * 2010-05-31 2023-03-16 Robert Bosch Gmbh Verfahren zum Erkennen von Fehlern eines AD-Wandlers
US8941518B2 (en) * 2012-02-14 2015-01-27 Hittite Microwave Corporation Methods and apparatus for calibrating pipeline analog-to-digital converters having multiple channels
US8981972B2 (en) 2013-03-14 2015-03-17 Analog Devices, Inc. Background calibration of ADC reference voltage due to input signal dependency
US8922401B1 (en) * 2013-09-25 2014-12-30 Raytheon Company Methods and apparatus for interference canceling data conversion
CN103916126A (zh) * 2013-10-22 2014-07-09 新乡学院 一种具有数字校正模块的流水线adc电路
US9281831B2 (en) * 2014-03-07 2016-03-08 Integrated Device Technology, Inc. Digital extraction and correction of the linearity of a residue amplifier in a pipeline ADC
US9525428B2 (en) 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
EP3843273A1 (en) * 2014-12-17 2021-06-30 Analog Devices, Inc. Randomly sampling reference adc for calibration
CN108627190B (zh) * 2017-07-28 2023-12-19 杭州思泰微电子有限公司 一种基于集成电路的高精度磁传感器校正结构和校正方法
CN113678001B (zh) * 2019-03-26 2024-05-10 松下知识产权经营株式会社 信号处理装置、惯性传感器、信号处理方法和程序
CN115801004A (zh) * 2021-09-08 2023-03-14 德克萨斯仪器股份有限公司 用于adc的非线性校正的基于辅助adc的校准
US11784660B2 (en) 2021-09-08 2023-10-10 Texas Instruments Incorporated Auxiliary ADC-based calibration for non-linearity correction of ADC

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636555A (en) * 1970-03-04 1972-01-18 Bell Telephone Labor Inc Analog to digital converter utilizing plural quantizing circuits
JPS54964A (en) * 1977-06-06 1979-01-06 Fujitsu Ltd Analog digital converter
US4318085A (en) * 1978-06-01 1982-03-02 The Bendix Corporation Method and apparatus for conversion of signal information between analog and digital forms
JPS5948572B2 (ja) * 1979-04-16 1984-11-27 タケダ理研工業株式会社 アナログデジタル変換装置
JPS5723322A (en) * 1980-07-16 1982-02-06 Advantest Corp High speed analog-to-digital converter
JPS59126320A (ja) * 1983-01-07 1984-07-20 Yokogawa Hokushin Electric Corp アナログ・デイジタル変換器
US4612533A (en) * 1985-06-12 1986-09-16 The United States Of America As Represented By The Secretary Of The Air Force Harmonic distortion reduction technique for data acquistion
US4903023A (en) * 1985-11-06 1990-02-20 Westinghouse Electric Corp. Subranging analog-to-digital converter with digital error correction
JPH01120125A (ja) * 1987-11-02 1989-05-12 Mitsubishi Electric Corp Ａ／ｄ変換機能テスト方法
US4947168A (en) * 1988-05-23 1990-08-07 Hughes Aircraft Company Subranging analog-to-digital converter with calibration
JPH01320825A (ja) * 1988-06-22 1989-12-26 Nec Corp 補正型ａ／ｄ変換装置
US4908621A (en) * 1988-07-06 1990-03-13 Tektronix, Inc. Autocalibrated multistage A/D converter
US4903026A (en) * 1988-11-22 1990-02-20 General Electric Company Architecture for high sampling rate, high resolution analog-to-digital converter system
US4894656A (en) * 1988-11-25 1990-01-16 General Electric Company Self-calibrating pipelined subranging analog-to-digital converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465430B1 (ko) * 2000-12-07 2005-01-13 엘지전자 주식회사 타임 스위치의 제어 메모리 초기화 장치

Also Published As

Publication number Publication date
KR940005935B1 (ko) 1994-06-24
CA2042142A1 (en) 1991-12-05
IL98220A0 (en) 1992-06-21
US5047772A (en) 1991-09-10
EP0460840A2 (en) 1991-12-11
CN1057136A (zh) 1991-12-18
EP0460840A3 (en) 1993-10-20
JPH0583134A (ja) 1993-04-02

Similar Documents

Publication Publication Date Title
KR920001859A (ko) 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기용 디지탈 에러보정 시스템
US5534864A (en) Pipelined analog-to-digital converter
US4316178A (en) Digital-to-analog conversion system with compensation circuit
US5635937A (en) Pipelined multi-stage analog-to-digital converter
US5451946A (en) Apparatus and method for producing an analog output signal from a digital input word
US6791484B1 (en) Method and apparatus of system offset calibration with overranging ADC
US20070120725A1 (en) Pipelined analog to digital converter with capacitor mismatch compensation
US6778126B2 (en) Structures and methods that improve the linearity of analog-to-digital converters with introduced nonlinearities
US20060087468A1 (en) A/D conversion apparatus
CN111585574B (zh) 一种流水线模数转换器
KR101774522B1 (ko) 파이프라인 축차근사형 에이디씨
US6825783B2 (en) Multi-stage analog-to-digital converter with pipeline structure and method for coding the same
US7352306B2 (en) Analog-to-digital converter with non-linearity compensation
CN111565042A (zh) 一种适用于两步式adc的校正方法
US4280196A (en) Correction of zero drift, gain drift, and distortion errors in analog storage devices
US4967197A (en) Error correction system for digital to analog converters
US5784016A (en) Self-calibration technique for pipe line A/D converters
KR100688512B1 (ko) 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치
KR100851090B1 (ko) 정적 부정합 오차 보정 방법 및 디바이스와디지털-아날로그 변환기 및 컴퓨터 판독가능한 매체
US5977894A (en) Digital calibration for analog-to-digital converters with implicit gain proration
JPH0233219A (ja) Ａ／ｄ変換用回路配置
US10484001B1 (en) Multi-bit successive-approximation register analog-to-digital converter
KR920015749A (ko) 타임 시프트-투-스텝 아날로그-디지틀 변환기 및 그 장치와 방법
US7633415B2 (en) System and method for calibrating digital-to-analog convertors
US6255971B1 (en) Analog-to-digital conversion arrangement using input interchanging and post-processing to provide better linearity

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee